SU898431A1 - Микропрограммное устройство управлени - Google Patents
Микропрограммное устройство управлени Download PDFInfo
- Publication number
- SU898431A1 SU898431A1 SU802903114A SU2903114A SU898431A1 SU 898431 A1 SU898431 A1 SU 898431A1 SU 802903114 A SU802903114 A SU 802903114A SU 2903114 A SU2903114 A SU 2903114A SU 898431 A1 SU898431 A1 SU 898431A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- counter
- input
- information
- inputs
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
- Executing Machine-Instructions (AREA)
Description
I
Изобретение относитс к вычислительной технике и может быть использовано в устройствах управлени цифровых вычислительных машин.
Известно микропрограммное устройство управлени , содержащее пам ть микрокоманд, генератор тактовых импульсов , дешифраторы, регистр микрокоманд , логические схемы И и ,
Недостаток устройства - необходимость значительных затрат оборудовани на его реализацию. Когда по ходу выполнени программы не требуетс выдавать на выходы устройства никаких микроопераций в течение определенного отрезка времени (тактов), необходимо оставл ть в пам ти микрокоманд зоны нулевых чеек, число которых равно количеству режимов Трата в программе. Число нулевых чеек в каждой зоне зависит от количества тактов, в течение которых необходимо произвести режим Трата о Все это приводит к знаиительному увеличению затрат пам ти микрокоманд при реализации такого устройства управлени .
Наиболее близким к изобретению по технической сущности и достигаемому результату вл етс микропрограммное устройство управлени , содержа- щее блок пам ти, генератор тактовых импульсов, счетчик, регистр и m дешифраторов 23,
10
Недостатком данного устройства вл етс низка надежность.
Цель изобретени - повышение надежности работы устройства.
Поставленна цель достигаетс теМ)
15 что в микропрограммное устройство управлени , содержащее блок пам ти счетчик микрокоманд, регистр, m дешифраторов и генератор тактовых импульсов , вход которого соединен с
Claims (2)
- 20 первым входом устройства, выход генератора тактовых импульсов соединен с управл ющим входом блока пам ти , адресный вход которого соединен 38 с выходом счетчика микрокоманд, группа информационных выходов блока пам ти соединена с группой информационных выходов устройства, с группами информационных выходов счетчика микрокоманд, регистра и с информационными входами дешифраторов, группы выходов которых вл 1ютс груп пами выходов микроопераций устройства , второй и третий входы которого соединены соответственно с первыми информационными входами счетчика микрокоманд и регистра, второй инфор мационный вход которого соединен с выходом счетчика микрокоманд, первый , второй и третий управл ющие входы регистра соединены соответственно с первыми выходами первого, второго и третьего дешифраторов, выход , регистра соединен со вторым информационным входом счетчика микроко манд, первый, второй и третий управл ющие входы которого соединены соответственно с первыми выходами т-ог и (m-l)-oro дешифраторов и со вторым выходом первого дешифратора, третий выход которого соединен с управл ющими входами остальных дешифраторов, введены счетчик тактов, узел свертки схема сравнени и элементы ИЛИ, НЕ, выход элемента ИЛИ соединен со счетным входом счетчика микрокоманд, вхо ды элемента ИЛИ соединены соответственно с выходом генератора тактовых импульсов, с выходом счетчика тактов и с выходом элемента НЕ, вход которого соединен с первым выходом .. (т-2)-ого дешифратора и со счетным входом счетчика тактов, управл ющий вход которого соединен с четвертым выходом первого дешифратора, группа входов счетчика тактов соединена с группой информационных выходов блока пам ти, контрольный выход которого соединен с первым входом схемы сравнени , выход которой соединен с первым выходом устройства, а второй и третий входы схемы сравнени - соответственно с выходом генератора тактовых импульсов и с выходом узла свертки, группа входов и вход которого соединены соответственно с груп пами выходов дешифраторов и с выходом счетчика микрокоманд. Блок-схема устройства представле на на чертеже. Микропрограммное устройство управлени содержит генератор 1 такто вых импульсов, блок пам ти 2, счетчик микрокоманд 3, дешифраторы k , 2 Ъ -f 5, счет-чик тактов 6, узел свертки 7, схему сравнени 8, элемент НЕ 9 и элемент ИЛИ 10. Устройство работает следующим образом. Генератор 1 тактовых импульсов вырабатывает сигналы, по которым производитс считывание информации из блока пам ти 2 и по которым состо ние счетчика микрокоманд 3 измен етс на единицу после каждого опроса блока пам ти 2о Сигнал с выхода генератора 1 тактовых импульсов поступает на счетный вход счетчика микрокоманд 3 через элемент ИЛИ Тб при условии, что на вход элемента ИЛИ 10 поступает разрешающий сигнал уровн логической единицы с выхода инвертора 9. Уровень логической единицы на выходе инвертора 9 соответствует уровню логического нул первого выхода дешифратора о Микрокоманда, считанна из блока пам ти 2 по адресу, указанному в счетчике микрокоманд 3 поступает на информационные входы дешифраторов , .. Ц. --Vi ответстии с кодом, зЗТписанным в каждой группе, на выходах этих дешифраторов вырабатываютс микрооперации, которые подаютс к устройствам цифровой вычислительной машины (на чертеже не показана) дл выполнени соответствующих действий. Зн.йчение счетчика команд увеличиваетс на единицу, производитс считывание микрокоманды из следующей чейки блока пам ти 2 и ее расшифровка, цикл работы устройства повтор етс Контроль правильности работы микропрограммного устройства управлени осуществл етс следующим образом„ В каждой чейке блока пам ти 2 записаны контрольные разр ды по модулю E{mod 2) кода адреса данной чейки блока пам ти 2 и кода выходов дешифраторов k , k, itj, f,... соответствующих информации в данной чейке блока пам ти 2„ Контрольные разр ды блока пам ти 2 подключены к первому входу схемы сравнени 8 Узел свертки 7 осуществл ет свертку кода адреса и кода выходов дешифраторов , 2 Ч узла свертки / подключен к третьему входу схемы сравнени 8. Каждый такт работы устройства управлени произво дит сравнение контрольных разр дов блока пам ти 2 с выходом узла свертки 7. В случае формировани лож ных микроопераций (или невыработки необходимых микрооперацийJ из-за искажени информации в блоке пам ти 2 или из-за искажени кода адреса контрольные разр ды блока пам ти 2 не совпадают с выходами узла свертки 7 и схема сравнени 8 вырабатывает сигнал несравнени , сигнализирующий о сбое или неисправности устройства управлени Чтение констант из блока пам ти 2 и передача их в абоненты устройства управлени происходит следующим о разом. Каждому выходу дешифратора i nocтавлен в соответствии абонент устрой ства управлени , которому производит с запись константы из блока пам ти 2. При возбуждении хот бы одного из выходов дешифратора , на его выходе, св занном с управл ющими входами остальных дешифраторов, по вл етс сигнал, запрещающий выработку микроопераций на выходах дешифраторов k, f Ц,.,.„ Поэ тому при считывании константы из блока пам ти 2 и передачи ее а5о1гнту дешифратора k, дешифраторы t «л , , . .« не работают и ложные микрооперации не вырабатываютс . Дл осуществлени безусловных переходов в микропрограмме провод тс обращени к блоку пам ти 2 за константой и запись считанной константы по информационным входам на счетчик микрокоманд 3 по микрооперации, вырабатываемой вторым выходом дешифратора kjL и по вл ющейс на третьем управл имцем входе счетчика микрокоманд Режим Трата в микропрограмме пр изводитс следующим образом. На счетчик тактов 6 по информационным входам производитс запись константы из блока пам ти 2 по микро операции, вырабатываемой четвертым выходом дешифратора k и по вл ющейс на управл ющем входе счетчика так тов 6. Значение константы, записываемой на счетчик тактов 6, должно быт равно 2 - К, где п - число разр дов счетчика тактов 6, К - число тактов, в течение которых осуществл етс режим Трата. Затем производитс об ращение за следующей микрокомандой, и на первом выходе дешифратора tm-u по вл етс микроопераци , котора воздействует на сметный вход счетчика тактов 6 и через элемент НЕ 9 блокирует прохождение сигналов с выхода генератора 1 тактовых импульсов через элемент ИЛИ 10 на счетный вход счетчика микрокоманд 3. При этом с выхода генератора 1 тактовых импульсов на управл ющий вход блока пам ти 2 продолжают поступать сигналы считывани информации, и на первом выходе дешифратора каждый раз вырабатываетс микроопераци , воздействующа на счетный вход счетчика тактов 6 и блокирующа изменение значени счетчика микрокоманд 3. Состо ние счетчика тактов 6 измен етс на единицу после прихода каждого импульса на счетный вход с первого выхода деш1«})ратора и-О.- Когда состо ние счетчика тактов 6 характеризуетс числом (2 -1), Тое, все п разр дов счетчика тактов 6 наход тс в единичном состо нии, то по приходу очередного импульса на счетный вход счетчика тактов 6, на его выходе вырабатываетс сигнал переполнени , который через схему ИЛИ 10 воздействует на счетный вход счетчика микрокоманд 3. Счетчик микрокоманд 3 к следующему такту измен ет свое состо ние на единицу и производитс считывание информации из следующей чейки блока пам ти 2. Таким образом, дл организации режима Трата длительности необходимо всего две чейки блока пам ти 2, чем достигаетс ее значительна экономи . При этом упрощаетс работа генератора 1 тактовых импульсов , В известном устройстве организаци режима Трата требует затрат трех чеек блока пам ти 2 и работы генератора 1 тактовых импульсов по первому выходу в старт-стопном режиме. Условные переходы в микропрограмме осуществл ютс следующим образом. Если по ходу программы необходимо проанализировать состо ние входов устройства , св занных с первым информационным входом счетчика микрокоманд 3, или выходов регистра 5 св занных со вторым информационным входом счетчика микрокоманд 3, то на первый и второй управл ющие входы счетчика микрокоманд 3, св занные с первыми выходами соответственно т-ого ) и (m-l)-oro дешифраторов, поступают микрооперации, по которым информаци со второго входа устройства или с выходов регистра 5 записываетс на счетчик микрокоманд 3, и управление передаетс той чейке блока пам ти 2 адрес которой соответствует данному состо нии входов устройства, св занных с первыми информационными входами счетчика микрокоманд 3 или данному состо нию выходов регистра 5 Запись константы на регистр 5 производитс из блока пам ти 2 по третьим информационным входам по микрооперации , вырабатываемой первым выходом дешифратора k. и по вл ющейс на первом управл ющем входе регистра 5 С целью расширени функциональных возможностей при организации условных переходов информаци на регистр 5 может записыватьс также с входов устройства, св занных с первыми информационными входами регистра 5, и с выхода счетчика микрокоманд 3, св занного с вторым информационным вхо дом регистра 5 по микроопераци м, вырабатываемым первыми выходами деши раторов k и 4j, И поступающих соответственно на второй и третий управ л ющие входы регистра 5. Применение изобретени позвол ет повысить надежность работы устройст Формула изобретени Микропрюграммное устройство управлени , содержа1чее блок пам ти, счетчик микрокоманд, регистр, m дешифраторов и генератор тактовых импульсов , вход которого соединен с первым входом устройства, выход генератора тактовых импульсов соединен с управл ющим входом блока пам ти , адресный вход которого соединен, с выходом счетчика микрокоманд, группа информационных выходов блока пам ти соединена с группой информационных выходов Устройства,с группами информационных входов счетчика микрокоманд, регистра и с информационными входами дешифраторов , группы выходов которых вл ютс группами выходов микроопераций устройства, второй и третий входы которого соединены соответственно с первыми информационными входами счетчика микрокоманд и регистра, второй информационный вход которого соединен с выходом счетчика микрокоманд , первый, второй и третий управл ющие входы регистра соединены соответственно с первыми выходами первого, второго и третьего дешифраторов,выход регистра соединен со вторым информационным входом счетчика микрокоманд, первый, второй и третий управл ющие входы которого соединены соответственно с первыми выходами т-ого и (m-l)-oro дешифраторов и со вторым выходом первого дешифратора , третий выход которого соединен с управл ющими ёходами остальных дешифраторов, отличающеес тем, что, с целью повышени надежности работы, в него введены счетчик тактов , узел свертки, схема сравнени J элементы ИЛИ, НЕ, выход элемента ИЛИ соединен со счетным вхосчетчика микрокоманд, входы элеДО мента ИЛИ соединены соответственно с выходом генератора тактовых импульсов, с выходом счетчика тактов и с выходом элемента НЕ, вход которого соединен с первым выходом ( дешифратора и со счетными входом счетчика тактов, управл ющий вход которого соединен с четвертым выходом первого дешифратора, группа входов счетчика тактов соединена с группой информационных выходов блока пам ти, контрольный выход которого соединен с первым входом схемы сравнени , выход которой соединен с первым выходом устройства, а второй и третий входы схемы сравнени - соответственно с выходом генератора тактовых импульсов и с выходом узла свертки, группа входов и вход которого соединены соответственно с группами выходов дешифраторов и с выходом счетчика микрокоманд Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 291201, кл. G 06 F 9/16, 19б9.
- 2.Авторское свидетельство СССР по за вке № , кл. G Об F 9/16,, 21 с 11.79 (прототип)о
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802903114A SU898431A1 (ru) | 1980-04-01 | 1980-04-01 | Микропрограммное устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802903114A SU898431A1 (ru) | 1980-04-01 | 1980-04-01 | Микропрограммное устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU898431A1 true SU898431A1 (ru) | 1982-01-15 |
Family
ID=20886698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802903114A SU898431A1 (ru) | 1980-04-01 | 1980-04-01 | Микропрограммное устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU898431A1 (ru) |
-
1980
- 1980-04-01 SU SU802903114A patent/SU898431A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL195041C (nl) | Werkwijze voor het testen van een signaleringskanaal alsmede een vitaal verwerkingsstelsel dat is ingericht voor continue verifiering van vitale uitgangen vanuit een spoorwegsignalerings- en besturingsstelsel. | |
SU898431A1 (ru) | Микропрограммное устройство управлени | |
SU802963A1 (ru) | Микропрограммное устройство управле-Ни | |
SU1140120A1 (ru) | Микропрограммное устройство управлени | |
SU935958A1 (ru) | Микропрограммное устройство управлени | |
SU437072A1 (ru) | Микропрограммное устройство управлени | |
SU798853A1 (ru) | Процессор с реконфигурацией | |
SU985791A1 (ru) | Микропрограммный процессор с контролем | |
SU1430959A1 (ru) | Устройство дл контрол хода микропрограмм | |
SU1439564A1 (ru) | Генератор тестовых воздействий | |
SU881749A1 (ru) | Микропрограммное устройство управлени | |
SU949657A1 (ru) | Микропрограммное управл ющее устройство | |
SU970367A1 (ru) | Микропрограммное управл ющее устройство | |
SU1381503A1 (ru) | Микропрограммное устройство управлени | |
SU881747A1 (ru) | Микропрограммное устройство управлени | |
SU830386A1 (ru) | Микропрограммное устройствоупРАВлЕНи | |
SU1702370A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU966694A1 (ru) | Микропрограммное устройство управлени с контролем переходов | |
SU813434A1 (ru) | Устройство дл контрол регистраСдВигА | |
SU1183981A1 (ru) | Секционный микропроцессор | |
SU1629910A1 (ru) | Микропрограммное устройство управлени | |
SU1501067A2 (ru) | Устройство дл контрол хода микропрограмм | |
SU1260963A1 (ru) | Формирователь тестов | |
SU943728A1 (ru) | Микропрограммное устройство управлени | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени |