NL195041C

NL195041C - Werkwijze voor het testen van een signaleringskanaal alsmede een vitaal verwerkingsstelsel dat is ingericht voor continue verifiering van vitale uitgangen vanuit een spoorwegsignalerings- en besturingsstelsel.

Info

Publication number: NL195041C
Application number: NL8700478A
Authority: NL
Original assignee: Sasib Spa
Priority date: 1986-03-24
Filing date: 1987-02-26
Publication date: 2003-06-27
Also published as: GB2188456A; NL8700478A; ES2004571A6; GB2188456B; GB8706941D0; KR870009291A; US4740972A; CA1279384C

Description

1 195041

Werkwijze voor het testen van een signaleringskanaal alsmede een vitaal verwerkingsstelsel dat is ingericht voor continue verifiëring van vitale uitgangen vanuit een spoorwegsignalerings- en besturingsstelsel 5 De onderhavige uitvinding heeft betrekking op een werkwijze voor het testen van een signaleringskanaal van een stelsel met een werkcyclus, omvattende de volgende stappen: het genereren van een aantal opeenvolgende woorden gedurende in wezen elk van een aantal opeenvolgende sub-cydi van genoemde cyclus voor het voortbrengen van aantallen woorden in elk van genoemde sub-cycli, het invoeren van genoemde aantallen woorden in en het uitvoeren van genoemde aantallen 10 woorden uit genoemd kanaal tijdens de werkcyclus voor het voortbrengen van aantallen uitgevoerde woorden continu over genoemde cyclus, waarbij elk aantal van genoemde aantallen van uitgevoerde woorden wordt voortgebracht gedurende een verschillende van genoemde sub-cycli, het compileren van de aantallen van uitgevoerde woorden tot uitvoerwoorden, welke het formaat weergeven van elk genoemd aantal van uitgevoerde woorden en het effect daarop van genoemd kanaal, en het verifiëren van de werking 15 van genoemd kanaal uit genoemde uitvoerwoorden.

De uitvinding is in het bijzonder geschikt voor toepassing in spoorwegsignalerings- en besturingsstelsels, die wat hun werking betreft vitaal moeten zijn, dat wil zeggen beperkt tot de veilige "uit" toestand van elke uitgang die een signaal, wisselapparaat of andere signalerings- of besturingsbewerking bestuurt, tenzij de toestane "aan” toestand daarvan in werking is gesteld.

20 De uitvinding is een verbetering van vitale stelsels die gebruikt worden in een computer of centrale verwerkingseenheid, die niet vitaal in zijn werking is, bijvoorbeeld een door een microprocessor bestuurd grendelbesturingsstelsel voor het complex van verkeersbesturingsinrichtingen (wissels en signalen) van een verbindingspunt of ander samenstel van sporen, dat verschillende baansecties, kruisingen en zijsporen kan bevatten. Een dergelijk stelsel is beschreven in een artikel van David B. Rutherford Jr., getiteld "Fail-Safe 25 Microprocessor Interlocking - An application of Numerically Integrated Safety Assurance Logic -”, gepubliceerd in de Proceedings of the Institution of Railway Signal Engineers (IRSE) van 25-27 september 1984. Het stelsel is meer in bijzonderheden beschreven in de Amerikaanse octrooiaanvrage Ser. No. 550.693, die werd ingediend op naam van David B. Rutherford Jr. op 10 november 1983 onder de titel "Vital Processor” en in de Amerikaanse octrooiaanvrage Ser. No. 550.430, ingediend op naam van James R. Hoelscher op 30 10 november 1983 onder de titel "Vital Interface System for Railway Signaling”. Deze beide octrooiaanvragen zijn overgedragen op dezelfde rechtverkrijgende als de onderhavige aanvrage. Aanvragen die overeenstemmen met de bovengenoemde Amerikaanse aanvragen van David B. Rutherford Jr. en James Hoelscher zijn gepubliceerd in Groot-Brittannië als GB 2.149.540A op 12 juni 1985 en GB 2.152.259A op 31 juli 1985.

35 Het is het hoofddoel van de onderhavige uitvinding in verbeteringen te voorzien in verwerkingsstelsels voor vitale informatie, en in het bijzonder in het vitale grendelstelsel dat in het bovenstaande is besproken, waarin de vitale eigenschappen van elke uitgang continu gedurende de cyclus van het stelsel worden getest.

Het is een verder doel van de uitvinding te voorzien in een verbeterd stelsel voor vitale informatieverwer-40 king, waarin continue verifiëring van vitale werkkarakteristieken verkregen wordt zonder dat daarbij een grote berekeningscapaciteit (computer-overhead) of ingewikkelde en dure componenten nodig zijn.

In het vergrendelingsstelsel, dat in de bovengenoemde octrooiaanvragen en artikel is beschreven, wordt verifiëring van de vitale uitgangseigenschappen verkregen door gebruik te maken van een detector voor het ontbreken van stroom (AOCD, absence of current detector). De uitgangstoestand wordt weergegeven door 45 de aanwezigheid of afwezigheid van een stroom. Deze stroom vloeit door een wikkeling van een verzadig-bare kern. De kern heeft bovendien bekrachtigings- en aftastwikkelingen waardoor één keer gedurende elke subcydus van het stelsel testgegevens worden overgedragen. Een systeemcyclus is in het bovenbeschreven grendelingsstelsel één seconde. Er zijn 20 subcycli van elk 50 milliseconden. Testgegevens worden elke 50 milliseconden overgedragen door de AOCD. Het testen vergt slechts enige honderden 50 microseconden. Bijgevolg heeft het testen slechts gedurende ongeveer 'A> procent van de tijd plaats. Hoewel deze opeenvolging bevredigend is voor de meeste spoorwegsignaleringsverrichtingen, gezien de betrekkelijk geringe snelheid van treinen, maakt de betrekkelijk snelle reactietijd van signaleringsinrichtingen het gewenst te voorzien in continue verifiëring.

Verifiëring wordt verkregen door het verwerken van testgegevens, die worden overgedragen door de 55 AOCD. Dit is een woord van 32 bit en de omzetting ervan in testwoorden vergt een aanmerkelijk deel van de overhead van de microprocessor. Dienovereenkomstig zorgt het voorzien in continue verifiëring voor een verergering van het probleem van de capaciteit van gebruik van overhead van de microprocessor. De 195041 2 toevoeging van een verdere microprocessor zou aanvullende vitale verwerking en verhoging van de kosten vergen en de verifiëringssnelheid van de vitale processen verlagen, tenzij een kostbaar snel computerstelsel zou worden gebruikt. Aangezien dergelijke stelsels in vele op afstand gelegen plaatsen worden gebruikt, is het zowel nodig als gewenst in een gemakkelijk te onderhouden, goedkope apparatuur te voorzien.

5 De onderhavige uitvinding verschaft een werkwijze en inrichting voor de continue verifiëring van de vitale processen en in het bijzonder de vitale uitgangen uit een vitaal verwerkingsstelsel, zonder behoefte aan ingewikkelde computers of grote computeroverhead. Het kan geïnstrumenteerd worden door direct beschikbare en goedkope geheugeninrichtingen te gebruiken zoals programmeerbare, slechts uitleesbare geheugens (PROM) en geheugens met willekeurige toegang (RAM).

10 Meer in het bijzonder voorziet de uitvinding in een werkwijze voor het testen van een signaleringskanaal van een stelsel met een werkcyclus, omvattende de volgende stappen: het genereren van een aantal opeenvolgende woorden gedurende in wezen elk van een aantal opeenvolgende sub-cycli van genoemde cyclus voor het voortbrengen van aantallen woorden in elk van genoemde sub-cydi, het invoeren van genoemde aantallen woorden in en het uitvoeren van genoemde aantallen 15 woorden uit genoemd kanaal tijdens de werkcyclus voor het voortbrengen van aantallen uitgevoerde woorden continu over genoemde cyclus, waarbij elk aantal van genoemde aantallen van uitgevoerde woorden wordt voortgebracht gedurende een verschillende van genoemde sub-cycli, het compileren van de aantallen van uitgevoerde woorden tot uitvoerwoorden, welke het formaat weergeven van elk genoemd aantal van uitgevoerde woorden en het effect daarop van genoemd kanaal, en het verifiëren van de werking 20 van genoemd kanaal uit genoemde uitvoerwoorden, met het kenmerk, dat het compileren wordt uitgevoerd door het delen van elk woord van genoemd aantal van uitgevoerde woorden door een polynoom voor het verschaffen van elk van genoemde uitvoerwoorden, waarbij gedeeld wordt door een verschillende polynoom gedurende verschillende van genoemde opeenvolgende sub-cycli, en dat het kanaal een schakeling heeft, welke de uitvoertoestand daarvan weergeeft, waarbij genoemde invoerings- en uitvoeringsstappen 25 uitgevoerd worden door het aanleggen van genoemde aantallen van opeenvolgende woorden aan genoemde schakeling en het detecteren van genoemde uitgevoerde woorden daaruit.

De uitvinding voorziet verder in een verificatiestelsel voor vitale verificatie van de toestand van het uitvoeren van het verwerkingsstelsel continu gedurende elke verwerkingssysteemstelsel van een vitaal informatieverwerkingsstelsel geschikt voor spoorwegsignalering en besturingsoperaties en met middelen 30 voor het detecteren van de toestand van de uitgangen daarvan, welk verificatiestelsel middelen heeft voor het genereren van een aantal invoerwoordreeksen, waarbij elk van genoemde invoerwoordreeksen een aantal unieke multibits-invoerwoorden bevat, herhalingsgewijs gedurende in wezen elk van een aantal opeenvolgende sub-cycli van de systeemcyclus, middelen voor het overdragen van genoemde invoerwoordreeksen door de detectiemiddelen voor het verschaffen gedurende elk van genoemde sub-cydi van een 35 aantal reeksen van uitgevoerde woorden, die corresponderen met genoemde invoerwoordreeksen en afhankelijk zijn van de toestand van de uitvoeren, middelen voor het compileren van elk van genoemde reeksen van uitgevoerde woorden tot een multibits-uitvoerwoord voor elk van genoemde reeksen van uitgevoerde woorden, waarvan de waarde afhangt van de afwezigheid of aanwezigheid van een foutwerking in het systeem, voor toepassing in het verwerkingsstelsel om te verifiëren dat de toestand van genoemde 40 uitvoeren vitaal is, met het kenmerk, dat genoemde compileringsmiddelen delingsmiddelen omvatten voor het delen van elke reeks van uitgevoerde woorden in elk aantal van uitgevoerde woordreeksen door ten minste één polynoom, welke delingsmiddelen RAM middelen omvatten met locatie voor opslag van de rest van de deling van elke reeks van uitgevoerde woorden door de polynoom, ROM middelen voor het adresseren van de RAM middelen om het inlezen en uitlezen te activeren vanaf verschillende locaties van 45 genoemde RAM middelen gedurende een aantal keren voor elke bit van elk van genoemde reeksen, waarbij genoemde delingsmiddelen tevens logische middelen inhouden omvattende middelen voor het verschaffen van exclusieve OF operaties, en middelen, bestuurbaar door genoemd verwerkingsstelsel voor het uitlezen van genoemde ROM middelen en het aanbieden van elke bit van elke genoemde reeks en elk van genoemde reeksen een aantal keren aan genoemde logische middelen samen met de inhouden van 50 verschillende locaties van genoemde RAM middelen, gekozen in overeenstemming met genoemde polynoom voor het verschaffen van genoemd uitvoerwoord in genoemde locatie in genoemde RAM middelen voor elk aantal van genoemde uitgevoerde woordreeksen.

Kort uitgedrukt gebruikt het stelsel middelen voor het gedurende elk van de opeenvolgende delen van de cyclus van het vitale informatieverwerkingsstelsel herhaald genereren van een aantal bitreeksen. Deze 55 reeksen worden overgedragen via detectiemiddelen, zoals de aandrijf- en aftastwikkelingen van de AOCD, en verschaffen van uitgangsreeksen, die overeenstemmen met de ingangsreeksen en afhankelijk zijn van de toestand van de uitgangen. Wanneer bijvoorbeeld de uitgang "uit" is, wordt de opeenvolging doorgege- 3 195041 ven in omgekeerde toestand; indien de uitgang ”aan" is, wordt de reeks niet doorgegeven. Er is in middelen voorzien voor het bijeenbrengen van elk aantal uitgangsreeksen, die overeenstemmen met elk aantal ingangsreeksen, in een multibitresultante. Deze samengevoegde resultantegegevens worden in het vitale verwerkingsstelsel gebruikt om de vitale eigenschappen van de uitgangen te verifiëren. De samenvoeging 5 leidt tot unieke woorden, die niet alleen een falen detecteren, maar die gebruikt kunnen worden voor besturlngsdoeleinden om de continuïteit te verifiëren, zoals in lampsignaleringsstelsels en de bestuurbaarheid in relais-bediende stelsels. De samenvoeger gebruikt een RAM, waarin een aantal bits van elke reeks van elke uitgang kan worden opgeslagen. Dit RAM wordt geadresseerd door een PROM, die de mogelijkheid geeft de bits van de uitgangsreeksen te onderwerpen aan de ”exclusieve-of-bewerking” met de 10 inhouden van verschillende plaatsen in het geheugen, opgedragen door een polynoomdeler of -delers. Een aantal exclusieve-of-bewerkingen wordt op elk bit van elke reeks uitgevoerd. De plaatsen in het RAM worden verschoven voor opeenvolgende bits van de reeks. Aan het einde van de doorvoering van elke reeks van bits door de detectiemiddelen in het RAM wordt in het RAM een multibitsgetal opgeslagen, dat overeenstemt met de reeks gedeeld door de veelterm. Deze cyclus kan herhaald worden, totdat alle 15 reeksen die op continue wijze gedurende elke subcyclus (de 50 milliseconde-subcycli in het bovengenoemde genoemd) zijn gegenereerd, gedeeld zijn. Het resulterende verkorte gegevenswoord is uniek voor elke uitgang (indien de uitgang in zijn ”uit” toestand is) en hangt af van het ontbreken of een faalmodus en of al dan niet een continuïteit of bestuurbaarheidscheck gedurende het subdeel van de systeemcyclus wordt uitgevoerd. Deze resultante woorden worden in de centrale verwerkingseenheid door de vitale verwerker 20 ingelezen. In een uitvoeringsvorm van de uitvinding, waaraan op dit ogenblik de voorkeur wordt gegeven, is de spanning van de uitgangen vitaal afhankelijk van de correctheid van de checkwoorden, die gegenereerd zijn door het combineren van de resulterende gecomprimeerde gegevenswoorden.

Het bovenstaande en andere doeleinden, eigenschappen en voordelen van de uitvinding, evenals de 25 uitvoeringsvorm daarvan die op het ogenblik de voorkeur verdient en de best bekende wijze van uitvoering ~van de uitvinding zullen duidelijker blijken uit de thans volgende beschrijving, waarin verwezen wordt naar de tekening, waarin: figuur 1 een blokschema is, dat in het algemeen een vitaal verwerkingsgrendelstelsel toont; figuur 2 een meer gedetailleerd blokschema is van de vitale uitgangtussenschakelinrichting die in figuur 1 30 is weergegeven; figuur 3 een meer gedetailleerd blokschema is, dat de samenvoeger van de vitale uitgangsovergangsin-richting van figuur 2 toelicht; figuren 4A, B en C schema’s zijn die het binominale deelproces, de apparatuur voor de instrumentatie daarvan en de werking van een dergelijke apparatuur tonen; en 35 figuur 5 een tijdgrafiek Is, dat de systeemcyclus toelicht.

In het bijzonder in figuur 1 is een vitaal grendelstelsel weergegeven dat in het algemeen analoog is aan het stelsel dat beschreven is in de bovengenoemde aanvrage van Hoelscher. De signaalstelselingangen vanuit de spoorwegsignaleringsinrichtingen worden via de vitale ingangstussenschakelinrichtingen 10, die in 40 verbinding staan met de vitale processor, toegevoerd aan de centrale verwerkingseenheid (CPU 12). Gebaseerd op de grendelfuncties, die in de vitale processors CPU 12 zijn geprogrammeerd worden de toestanden van de vitale uitgangstussenschakelinrichtingen 14 ingesteld door de toestandsinstellijnen. De vitale eigenschappen van deze uitgangstussenschakelinrichtingen worden gecheckt door checkwoorden, die gestart worden en checkbewerkingen, waarvan de tijd bepaald wordt door klok- en besturingssignalen vanuit 45 de vitale processor CPU 12.

Elke vitale uitgangstussenschakelinrichting kan op een apart paneel zijn aangebracht dat bijvoorbeeld acht uitgangspunten heeft. Er kunnen twintig of meer uitgangstussenschakeleenheden of kaarten zijn aangebracht in een kenmerkend grendelstelsel waardoor in totaal honderdzestig uitgangen van het signaalstelsel aanwezig zijn. Deze uitgangen kunnen lampbekrachtigingsuitgangen of equivalente uitgangen 50 van enkele of dubbele onderbrekingsrelais zijn, zoals in de aanvrage van Hoelscher is besproken. Elke van de vitale uitgangstussenschakelinrichtingen 14 levert uitgangen op de gegevenslijnen van resultante woorden of bytes (RESOUT). Deze woorden worden ingevoerd in de vitale verwerkingsinrichting CPU waar zij gecombineerd worden met andere gegevens voor het vormen van checkwoorden. Checkwoorden worden gevormd uit resultante gegevens vanuit elk uitgangspunt dat in zijn "uit” toestand moet zijn of vanuit de 55 CPU uitdrukkingsresultante gegevens, die indien zij in de "waar”-toestand zijn het uitgangspunt toestaan in zijn '’aan"-toestand te zijn. Deze checkwoorden worden dan aangeboden aan de vitale decodeur 16. Het genereren van deze checkwoorden heeft in het algemeen plaats op de wijze, die is beschreven in de boven 195041 4 aangegeven aanvrage van Rutherford. Bij het ontbreken van falen wordt een vitale decodeur 16 bekrachtigd die een vitaal relais 18 laat opkomen en toestaat dat energie wordt toegevoerd aan de vitale uitgangstus-senschakelinrichtingen 14. In het geval van een falen kan de vitale decodeur geen vitale energie aan de uitgangstussenschakelinrichtingen leveren en zullen de vitale uitgangen in hun uit of beperkende toestanden 5 gaan. Een falen kan op elk ogenblik in de cyclus van het stelsel optreden.

Een kenmerkende systeemcyclus is weergegeven in figuur 5. De cyclus heeft een duur van één seconde en is samengesteld uit twintig subcycli met elk een duur van 20 milliseconde. Deze subcycli treden opeenvolgend op. In het onderhavige systeem worden de resultante woorden uitgelezen naar de vitale verwerkingsinrichting bij het begin van elke subcyclus voor de voorafgaande subcyclus. Deze resultante 10 woorden worden continu ontwikkeld gedurende de voorafgaande subcyclus en geven talingen weer gedurende een willekeurig deel daarvan, behalve de korte dode tijd tussen initialisering en generering van de testreeksen. De checkwoorden worden door de CPU gegenereerd en naar de vitale decodeur gezonden, onmiddellijk nadat alle resultante woorden vanuit de systeemuitgangen tussenschakelinrichtingen zijn uitgelezen.

15 De testreeksen zijn samengesteld uit unieke kentekenreeksen, met een lengte van 32 bits en 176 maal herhaald met een totaal van 5.632 bits. Eén bit wordt elke acht microseconden weergegeven (bitfrequentie 125 kHz). De testcyclus gedurende elke subcyclus beslaat 45,056 milliseconden of meer dan 90% van elke subcyclus. De overblijvende tijd wordt toegewezen aan het lezen van de gegevens van het resultante woord of byte en de initialisering van de checkwoordgenerator; het RAM is de veeltermdeler van de samensteller 20 20 (figuur 2).

In figuur 2 is een deel weergegeven van de uitgangstussenschakelinrichting, die de AOCD bevat. De AOCD is schematisch weergegeven en verwezen kan worden naar het bovengenoemde artikel en de bovengenoemde octrooiaanvragen voor verdere toelichting daarvan. Een aparte AOCD is aangebracht voor elk uitgangspunt, en AOCD-O tot en met AOCD-7 zijn weergegeven. Elke AOCD heeft een verzadigbare 25 kern 22 waarop zich wikkelingen 24, 26 en 28 bevinden. De uitgangstoestand wordt bepaald door de stroom door de hoofdwikkeling 24. Bij het ontbreken van stroom is de kern onverzadigd en worden de ingangstest-gegevensreeksen, die aan de wikkeling 26 worden aangelegd, gekoppeld met de wikkeling 28. Wanneer de kern onverzadigd is heeft een omkering in de transformatorkoppeling plaats zodat "1” bits verschijnen als ”0” bits. In het geval dat de uitgang aan is en stroom aanwezig is boven een vitaal bepaalde drempel-30 waarde (bijvoorbeeld nominaal 1 mA) is de kern 22 verzadigd, zodat de uitgangswikkeling een reeks uitgangsbits heeft die alle dezelfde waarde hebben, bijvoorbeeld in overeenstemming met binaire bits 1.

De testreeks wordt gegenereerd met behulp van een PROM 32 die een kolom gebruikt van 32 bits, die de kentekenreeks voor elk uitgangspunt wordt genoemd. Elke kentekenreeks die in het PROM is opgeslagen, is uniek voor elk uitgangspunt en elk uitgangspunt op elke vitale uitgang tussenschakelinrichting 14 kan 35 zijn eigen unieke reeks hebben.

De testreeks van 5632 bits, die wordt aangeboden aan de ”bekrachtigings”-ingang van een specifieke AOCD is dezelfde reeks gedurende elke van de twintig subcycli van 50 milliseconden van de systeemcyclus van 1 seconde. De reeks die ontvangen wordt bij de ’’aftasf’-uitgang van de AOCD, die op zijn beurt wordt aangeboden aan de veeltermdeler die gebruikt wordt als gegevenssamenvoeger 20, zal op grond van de 40 toestand ("aan” of "uit") van de uitga zelf variëren (dat wil zeggen afhankelijk van het feit of de kem van de AOCD verzadigd of onverzadigd is).

Indien de kern van de AOCD niet verzadigd is, is de reeks die ontvangen wordt op de ”aftast”-wikkeling van de AOCD een omkering van de reeks, die wordt aangeboden aan de ”bekrachtigings”-wikkeling van de AOCD. Indien de kem verzadigd is, is de opeenvolging die door de "aftasf’-wikkeling wordt ontvangen 45 invariabel samengesteld uit louter bits 1 (bij het ontbreken van falen).

Er zijn vier werkings-’’modi” die gedurende een subcyclus van 50 ms kunnen optreden: 1. Modus 1 is de modus die gebruikt wordt om na te gaan dat het specifieke vitale uitgangspunt in zijn "uit” (beperkende) toestand is. In deze modus is het uitgangspunt in zijn ”uit”-toestand gedurende de gehele subcyclus van 50 ms.

50 De testreeks die bestaat uit 176 herhalingen van de unieke ”kenteken’’-reeks van 32 bits (in totaal 5.632 bits) wordt aangeboden aan de ”bekrachtiging$”-wikkeling van de AOCD. De omgekeerde reeks wordt ontvangen in de '’aftasf’-wikkeling en afgeleverd aan één kanaal van de veeltermdelerssamensteiler.

De resultante-gegevens (32 bits) in de samensteller zijn ondergebracht in één van de 32 bits kolommen in het samenstellende RAM 41 (figuur 3). Deze 32 bits resultante gegevens zijn uniek voor het specifieke 55 punt en eveneens uniek in die zin dat zij slechts kunnen worden gevormd indien de AOCD niet verzadigd is (dat wil zeggen het uitgangspunt ”uit” is) voor de gehele tijd, waarin de 5632 bits door de AOCD worden overgedragen.

5 195041

Er wordt op gewezen, dat de 32 bits resultante gegevens, die aanwezig zijn in de samensteller RAM 41 eveneens afhankelijk zijn van welke meertermdeler gedurende de subcyclus van 50 milliseconden wordt gebruikt. Hier Is de regel, dat bij ’’even" subcycli, dat wil zeggen RO, R2, R4,......R18 een oneven veelterm P(1/x) wordt gebruikt, zodat wanneer de resultante gegevens worden ingelezen in de daarop volgende 5 subcyclus (die altijd een "oneven” subcyclus zal zijn) zij gegevens van oneven subcycligegevens weergeven voor de CPU. Op overeenkomende wijze wordt de "even” veelterm (P(x)) gebruikt in de "oneven”-subcycli R1,R3, R5......R19.

Modus 2 is wezenlijk een foutmodus, die optreedt wanneer een specifiek uitgangspunt in zijn ”aan”-toestand is en de kern van zijn AOCD verzadigd is. Hoewel dezelfde testreeks van 176 herhalingen van de 10 32 bits voor het punt unieke kenmerk wordt aangeboden aan de ”bekrachtigings”-wikkeling van de AOCD, zal de "aftastwikkelingsuitgang slechts alleen bits 1 bevatten. Op deze wijze wordt een bitstroom van 5632 bits 1 aan de veeltermdelersamensteller 20 geleverd. De 32 bits resultante van de samensteller zal een specifieke niet-unieke waarde zijn indien de ’’even” veeltermdeler wordt gebruikt of een andere specifieke niet-unieke waarde indien de "oneven” veeltermdeler wordt gebruikt. Met "niet-uniek” wordt bedoeld dat 15 ongeacht de testreeks die wordt aangeboden aan de ”bekrachtigings”-wikkeling van de AOCD, de "aftasf’-wikkeling altijd een bitstroom zal afgeven van alleen bits 1, zodat de samensteller resultante waarde dezelfde zal zijn voor alle testreeksen, slechts afhankelijk van het feit of de "even” of de ’’oneven” veeltermdeler wordt gebruikt.

3. Modus 3 is een modus, die normaal slechts optreedt gedurende de subcycli RO of R1 en wordt gebruikt 20 om de continuïteit van de belasting die met het desbetreffende uitgangspunt is verbonden te onderzoeken.

In het bijzonder wordt deze modus gebruikt om de continuïteit van een als belasting gebruikte lamp-gloeidraad te toetsen, maar de continuïteit van een willekeurig ander type van belasting kan eveneens getoetst worden.

In modus 3 is het uitgangspunt nominaal in zijn "uit"’ staat. Dit punt wordt dan ”aan” gezet voor een korte 25 tijdsperiode (bij benadering 256 ps.) gedurende welke één herhaling van de kenmerkende reeks van 32 bits wordt aangeboden aan de ”bekrachtigings”-wikkeling van de AOCD. Het resultaat is 32 bits 1, die aan de samensteller 20 geleverd worden door de ’’aftasf’-wikkeling van de AOCD, aangezien de AOCD kern nu verzadigd is. Het uitgangspunt wordt dan gewijzigd om weer zijn ”uif ’ toestand aan te nemen en de overblijvende 175 herhalingen van het kenmerk van 32 bits worden aan de ”bekrachtigings"-wikkeling 30 aangeboden van de thans niet verzadigde AOCD. De "aftasf'-wikkeling levert nu de overige 5600 bits van de 5632 bits testreeks aan de verzamelinrichting als omgekeerde bits van de herhalingen van de kenmerkende reeks.

Dit leidt tot een andere voor het aansluitingspunt unieke 32 bits resultante waarde in de samenvoegings-in richting hetgeen het volgende aantoont: 35 a. De belasting is continu aangezien de resultante waarde van de samenvoegingsinrichting het feit weergeeft dat de AOCD kern verzadigd was (en dat dus stroom vloeide) gedurende het deel van de subcyclus waarin het uitgangspunt was ”aan” gezet b. Het uitgangspunt was nominaal in zijn ”uif' toestand, aangezien de resultante waarde van de samenvoegingsinrichting het feit weergeeft dat de AOCD kern onverzadigd was gedurende nauwkeurig 175 40 van de 176 32 bits herhalingen van de kentekenreeks van 32 bits.

c. Het desbetreffende uitgangspunt is het uitgangspunt, waarnaar men wilde verwijzen, aangezien geen ander punt dezelfde resultante gegevens zou kunnen teruggeven (dat wil zeggen de 32 bits kenmerkende reeks is uniek voor het punt niet alleen voor de punten op het desbetreffende uitgangspaneel, maar voor het gehele stelsel).

45 4. Modus 4 is een modus, die normaal optreedt gedurende de subcycli R0 of R1 en wordt gebruikt om zowel de "bestuurbaarheid” van een bepaald uitgangspunt als de aanwezigheid van stroom die door de belasting van dat punt vloeit, te toetsen. Bestuurbaarheid wordt getoetst door de toestand van het punt van zijn "aan”- toestand in zijn "uit”-toestand te brengen en dan weer terug in zijn ”aan”-toestand. Indien de belasting van het punt continu is, is de aanwezigheid van stroom die door de belasting vloeit eveneens 50 aangetoond.

In modus 4 is het uitgangspunt normaal in zijn ”aan”-toestand. Het punt wordt dan ”uif ’ geschakeld voor een korte tijdsduur (bij benadering 256 ps.) gedurende welke één herhaling van de 32 bits kenmerkreeks wordt aangeboden aan de ”bekrachtigings”-wikkeling van de AOCD. Dit leidt ertoe dat de kenmerkreeks van 32 bits van het punt (omgekeerd) wordt geleverd aan de samensteller door de "aftasf’-wikkeling van de 55 AOCD. Het uitgangspunt wordt dan omgeschakeld om zijn ”aan”-toestand weer aan te nemen en de overige 175 herhalingen van het kenmerk van 32 bits worden aan de "bekrachtigings”-wikkeling van de nu verzadigde AOCD aangeboden. De ’’aftasf’-wikkeling levert nu de overige 5600 bits van de 5632 bits van 195041 6 de testreeks aan de samensteller in de vorm van allemaal bits 1.

Dit leidt tot een andere resultante waarde van 32 bits die uniek voor het punt is in de samensteller hetgeen het volgende aantoont: a. De belasting in continu, aangezien de waarde van de resultante in de samensteller het feit weergeeft dat 5 de AOCD kern verzadigd was (en dus dat stroom vloeide) gedurende dat gedeelte van de subcyclus waarin het uitgangspunt was ”aan” gezet.

b. Het uitgangspunt dat normaal in zijn ”aan” toestand is is "bestuurbaar” dat wil zeggen dat het kan worden "uit” gezet, aangezien de resultante waarde van de samensteller het feit aangeeft dat de AOCD kem onverzadigd was gedurende nauwkeurig 1 van de 176 herhalingen van de 32 bits van de 32 bits 10 kenmerkreeks.

c. Het desbetreffende uitgangspunt is het specifieke uitgangspunt dat men beoogt aangezien geen ander uitgangspunt dezelfde resulterende gegevens zou kunnen terugvoeren.

Gedurende de werking van de vitale uitgangstussenschakelinrichtingen, weergegeven in figuur 2, worden de toestanden van elk van de 8 uitgangspunten op één uitgangstussenschakelinrichting ingesteld door een 15 ”1” of ”0” op de geschikte 8 gegevenslijnen (DBO tot en met DB7) te zetten en de "INSTELTOESTAND” lijn te trekkeren. De 8 geheugenelementen (1 voor elke uitgangspunt) houden de insteltoestand vast. Indien de lijn DBn ”1" was, wordt het punt ”n" in de "aan” toestand gezet. Overeenkomend wordt, indien DBn ”0” was, het aansluitpunt ”n” in zijn ”uit”-toestand gezet.

Om te beginnen met de overdracht van de testreeks van 5632 bits op elk van de 8 AOCD’s, zet een 20 besturingslijn (CLR CNTR) de teller 34 terug die gebruikt werd om het kenteken PROM 32 op nul te zetten.

De kloklijn van 125 kHz wordt dan aangezet. Elke positieve overgang van de klok verhoogt de stand van de teller 34 die op zijn beurt het adres van het kenmerk PROM 32 verhoogt die 1 bit heeft voor elke 32 bits kenmerkreeks voor de aansluitpunten voor de ”bekrachtigings”-wikkeling van de AOCD, die bij dat punt behoort. De 32 bits kenmerkreeksen worden dan "verticaal” aangebracht in het PROM.

25 Aangezien de teller 34 een binaire teller van 5 bits is wordt na twee-en-dertig positieve overgangen van de klok de adresreeks van de telleruitgang herhaald; op deze wijze worden continu 32 bits herhalingen van de 8 kenmerkreeksen van 32 bits verkregen voor de ”bekrachtigings”-wikkeling van de desbetreffende AOCD’ s.

Om zonder onderbreking continue herhalingen te verschaffen van de kenmerkreeks (dat wil zeggen 176 30 herhalingen met in totaal 5632 bits) verschaft de klok (bestuurd door de CPU 12 van figuur 1) 5632 continue positieve overgangen met intervallen van 8 ps. Deze bewerking wordt gebruikt om modi 1 en 2 uit te voeren.

Om de bewerkingen uit te voeren, die door modi 3 en 4 gevraagd worden, wordt de klok bestuurd door de CPU om twee-en-dertig positieve overgangen te leveren en dan te stoppen zodat de toestand van de 35 uitgangspunten kan worden gewijzigd. De klok wordt dan weer in werking gesteld en nauwkeurig 5600 aanvullende positieve overgangen worden geleverd.

Opgemerkt dient te worden, dat de fysische eigenschappen van de AOCD zodanig zijn, dat elk bit in de testreeks, die wordt aangeboden aan de "bekrachtigings”-wikkeling aanwezig moet zijn gedurende ten minste 8 ps. om de gegevens door de AOCD door te geven naar zijn "aftasf’-wikkeling (wanneer de kem 40 onverzadigd is). Enigerlei beduidende verkorting van deze tijd zal niet leiden tot een nauwkeurige overdracht van de testopeenvolging door de AOCD. Op deze wijze zal een falen, dat op beduidende wijze de kloksnelheid zou verhogen en bijgevolg een ’lest" van de toestand van het uitgangspunt zou leveren gedurende minder dan de nominale 45,056 ms van elke subcyclus van 50 ms, geen correcte resultante waarde toestaan in de veeltermverdelersamenvoeger. Indien dit het geval was zouden de onjuiste resultante 45 waarden vanuit de samenvoeger de vitale decodeur niet toestaan energie toe te voeren aan de uitgangstus-senschakelingen van het stelsel en alle uitgangen zouden terugkeren in hun ”uit” of beperkende toestanden.

Zoals in verband met figuur 3 beschreven zal worden is elke kolom van de samensteller geïhitialiseerd op een bekende toestand (allemaal 1) bij het begin van elke subcyclus van 50 ms, voorafgaande aan het 50 beginnen met de overdracht van de testreeks door elke AOCD. Deze eis is nodig voor de resultante waarden van de samensteller om de correcte voor het aansluitpunt unieke resultaat te laten volgen door modi 1, 3 en 4.

In figuur 3 heeft de samensteller 20 op zijn hoofdcomponent een RAM 41 met acht kolommen van elk 32 plaatsen. De 32 plaatsen zijn voor elk van de bits van de samensteller resultante reeksen. De acht 55 kolommen zijn voor verschillende enen van de uitgangspunten. Het RAM wordt geadresseerd door een adres PROM 37 met 512 woorden van 8 bits (een 4K PROM). Dit PROM 37 wordt geadresseerd door 7 bits van een 8 bits teller 39, die de 1 MHz klok ontvangt en eveneens besturingsvoorinstellijnen kan ontvangen 7 195041 vanuit de vitale verwerkings CPU 12 (figuur 1). Het PROM 37 heeft vier secties die eraan zijn toegevoegd. Eén van deze secties 38 heeft 128 woorden of bytes van 8 bits teneinde het RAM te adresseren om de ingangsreeks samen te voegen door deling door een veelterm P(x). Deze veelterm wordt weergegeven door de vergelijking 5 P(x) =1+x + x2 + x22 + x3a (1)

De volgende sectie 40 van het 512 maal 8 PROM heeft 128 bytes voor het adresseren van het RAM voor het samenvoegen voor deling van de ingangsreeksen met een andere veelterm die het omgekeerde is van de boven gegeven veelterm. Deze veelterm wordt weergegeven door de volgende uitdrukking.

10 P(1/x) = 1 + x10 + x30 + x31 + x32 (2)

Het PROM heeft twee andere secties 42 en 44. Deze worden gebruikt voor het initialiseren van het RAM op alle enen in elk van zijn plaatsen en voor het uitvoeren van een uitleescyclus voor elk van de 8 resultante woorden van 32 bits, die aan het einde van de samenvoegingsoperatie zijn opgeslagen.

15 Veeltermdeling wordt uitgevoerd door gebruik te maken van acht exclusieve of-poorten 46 van de eerste en tweede stenen van acht grendels 48 en 50. De bits van elke reeks van 32 bits worden opgeslagen in acht aanvullend grendels 52, die de uitgangsbits PO-O tot en met PO-7 ontvangen vanuit de B, AOCD aftastwikkelingen.

De samenvoeger verdeelt elk van de 8 reeksen van 5632 bits, die vanuit de uitgangen van de 8 AOCD 20 ”aftast”-wikkellngen werden ontvangen door één van de twee veeltermen P(x) of P(1/x) op continue wijze. Aangezien de polynomen evenwel van de graad 32 zijn(zodat bijgevolg de samenvoegingsresultante waarden heeft met een lengte van 32 bits) zal de werking van de veeltermdeler worden toegelicht voor de eerste 32 bits van de reeks van 5632 bits en de overige 175 groepen van 32 bits vormen een herhaling van dezelfde bewerking.

25 De teller 39 van 8 bits ontvangt een besturingssignaal vanuit de CPU 12 (figuur 1), die de teller terugstelt op nul. Hij ontvangt eveneens een kloksignaal van 1 MHz vanuit de CPU, dat de gehele samenvoegings-bewerking synchroniseert. Hij ontvangt nauwkeurig 5632 cycli van de klok van 1 MHz gedurende de subcyclus van 50 ms.

Het minst significante uitgangsbit van de 8 bits teller is een 500 kHz kloksignaal, dat elders gebruikt 30 wordt. De derde uitgang van de teller is het 125 kHz kloksignaal dat in figuur 2 is weergegeven. De 7 meest significante uitgangen van de teller worden gebruikt voor het adresseren van één van de twee secties 38 of 40 van 128 bytes van het 512x8 PROM op opeenvolgende wijze. Eveneens worden de 5 meest significante bits van de teller gebruikt als de 5 adreslijnen voor het 32x8 kenmerk PROM, weergegeven in figuur 2 als zijnde afgeleid van teller 34.

35 Bij het begin van een subreeks van 32 bits van de reeks van 5632 bits, wordt de 8 bits grendel III 52 bestuurd om het eerste bit van de subreeks van 32 bits uitgang uit de "aftasf-wikkelingen van elk van de 8 AOCD ’ s vast te houden.

Het samenstellers RAM 41 is eerder geïnitialiseerd op louter bits 1. De werking van de veeltermdeler (in het onderstaande in bijzonderheden uiteengezet aan de hand van figuur 4) voert de exclusieve of-bewerking 40 uit van de inhouden van grendel III en de lopende inhouden van één van de 32 8-bits bytes in het samenvoegings RAM 41 en slaat dit tussen gelegen resultaat op in grendel I 48 en in grendel II 50. De inhouden van grendel I worden dan teruggelezen naar het samenstellings RAM op dezelfde plaats. Vervolgens worden de inhouden van 3 andere 8 bits bytes van het samenstellers RAM (het adres van deze bytes wordt uiteindelijk bepaald door de veelterm die wordt gebruikt namelijk P(x) of P(1/x)) worden 45 opeenvolgend aan de exclusieve of-bewerking onderworpen met het tussengelegen resultaat, dat in de grendel II 50 is opgeslagen, waarvan het resultaat tijdelijk wordt opgeslagen in grendel I, en dan wordt teruggelezen naar het samenvoegings RAM op hetzelfde adres.

Nadat deze 4 bewerkingen beëindigd zijn wordt de grendel lil weer bestuurd om het volgende bit in de subreeks van 32 bits vast te houden.

50 Deze reeks van 4 exclusieve of-bewerkingen wordt dan voor elk bit van de 8 simultane 32 bit subreeksen herhaald onder gebruik making van verschillende RAM adressen voor elk stel van 4 bewerkingen.

Na de eerste subreeks van 32 bits wordt het identieke stel bewerkingen uitgevoerd voor de volgende 175 reeksen van 32 bits. Merk evenwel op, dat de gegevens, die in elk van de acht kolommen van 32 bits in het samenvoegings RAM worden opgeslagen continu veranderen over de 176 reeksen van 32 bits op zodanige 55 wijze dat indien de reeksen van 5632 bits niet nauwkeurig de lengte van 5632 bits hadden (zelfs indien zij werden stopgezet op een grens van een subreeks van 32 bits of werden uitgebreid tot voorbij de lengte van 5632 bits) de uiteindelijke resultante waarden van 32 bits niet de correcte resultante waarden zouden zijn.

195041 8

De bijzonderheden van de werking van de veeltermdeting zullen blijken uit figuren 4A, 4B en 4C.

Figuur 4A toont de deling van een bitstroom (één van de 8 bit reeksen die ontvangen worden vanuit de ”aftast”-wikkeling van een AOCD). De deling van een subreeks van 32 bits zal beschreven worden onder gebruik making van de veelterm P(x), die is omschreven in vergelijking (1). In figuur 4A is de deling 5 weergegeven als uitgevoerd In één 32 bits kolom van het samenvoegings RAM 41.

Eerst wordt in beschouwing genomen dat de 32 RAM bits geïnitialiseerd zijn op allemaal bits 1 en wordt onderscheid gemaakt tussen "fysische” en "logische" adressen. De volgende exclusieve-of (XOR) bewerkingen die in het onderstaande beschreven worden, worden uitgevoerd op dezelfde 4 "logische" adressen van de bits van RAM 41, maar deze logische adressen zullen verschillende fysische adressen 10 hebben na elk stel van vier XOR bewerkingen. Aanvankelijk zijn de logische en fysische adressen van 32 RAM bits in elke kolom van het samenvoegings-RAM 41 identiek.

Om te beginnen met de veeltermdeelbewerking wordt het eerste bit in de gegevensstroom (die gegrendeld is in grendel III) (figuur 3) aan de XOR bewerking onderworpen met de inhoud van het logische adres 31 van het RAM (aan de rechterzijde in figuur 4A) en dan terug ingelezen in het RAM adres 31. Het 15 resultaat van deze XOR bewerking wordt dan voor verder gebruik opgeslagen in één van de bits van de 8 bits grendel II (figuur 3). Dit opgeslagen tussenresultaat wordt dan aan de XOR bewerking onderworpen met de inhouden van het logische adres 0 van het RAM en het resultaat wordt teruggelezen naar het RAM adres 0. Hetzelfde tussenresultaat wordt dan aan de XOR bewerking onderworpen met de inhouden van het logische RAM adres 1 en ingeschreven in adres 1, en op dezelfde wijze wordt het tussenresultaat aan de 20 XOR bewerking onderworpen met de inhouden van het logische adres 21 van het RAM en terug ingelezen In het RAM op het adres 21. De volgende bewerking is het effectief veranderen van de logische adressen van de 32 bits in het RAM ten opzichte van de fysische adressen in het RAM door de logische adressen één bit naar rechts te roteren. Op deze wijze wordt het RAM bit op het fysische adres 0 het logische adres 1, het fysische adres 1 wordt het logische adres 2, enz., en uiteindelijk wordt het fysische adres 31 het 25 logische adres 0.

Het tweede bit van de reeks van 32 bits vanuit de uitgang van de "aftasf’-wikkeling van de AOCD wordt dan gegrendeld in grendel III en dezelfde XOR bewerkingen worden uitgevoerd op hetzelfde stel van "logische" adressen, die zich nu op andere fysische adressen bevinden. Deze gang van zaken gaat voort voor de overige bits van de subreeks van 32 bits. Na de XOR bewerkingen op het 32ste bit van de 30 subreeks vallen de "logische" en "fysische” adressen van het RAM weer samen.

Figuren 4B en 4C tonen meer in bijzonderheden de bewerkingen van de grendels I, II en III en de exclusieve-of (XOR) poorten weer, zoals in figuur 4A, voor één kolom van het samenvoeger RAM. Eén stap van elk is weergegeven. Schakelaars 1, 2 en 3 tonen schematisch de werkingen van het activeren en buiten werking stellen (drie-stands) van de uitgangen van de 3 grendels op één ingang van de exclusieve-of poort 35 en op de twee-richtingsgegevensgeieider van de kolom van het RAM 41. Weer is slechts één exclusieve-of poort van het stel van acht poorten weergegeven en is de gegevensgeleider van het RAM weergegeven met slechts een breedte van 1 bit, één en ander ter wille van de duidelijkheid (de twee-richtingsgegevensgeleider van 1 bit van het RAM heeft toegang tot één kolom van het samensteller RAM 41).

40 Eén bit van de uitgangsgegevens van de aftastwikkeling van de AOCD wordt aangeboden aan de ”D” ingang van de grendel III en wordt dan getrekkerd naar de grendel via de oplopende rand van c1k3. De teller 39 wordt op nul geïnitialiseerd. De teller 39 neemt 8 tellingen toe voor elk AOCD uitgangsbit In de reeks. Elke twee tellingen wordt een XOR bewerking uitgevoerd. Het minst significante bit van de teller-uitgang is een 500 kHz kloksignaal, terwijl de zeven meest significante telleruitgangen gebruikt worden voor 45 het opeenvolgend adresseren van het RAM adres PROM. De opeenvolging van bewerkingen is als volgt: a. In het begin van het volgende stel bewerkingen, grendelen c1k3 het uitgangs AOCD bit in grendel III. De telleruitgang adresseert het eerste byte in het RAM adres PROM 37, dat op zijn beurt het logische bit 31 (hier nog eveneens het fysische bit 31) adresseert in het RAM. SW3 wordt gesloten en SW1 en SW2 zijn open. De uitleesingang van het RAM is werkzaam en de inhoud van het logische RAM adres 31 verschijnt 50 op de 1 bit gegevensgeleider en bijgevolg één ingang van de XOR poort. Het in grendel III gegrendelde bit verschijnt op de andere ingang van de XOR poort. De XOR uitgang verschijnt op de ”D” ingang van de grendel I.

b. Clk 1 en clk2 verschijnen tegelijkertijd met de volgende positieve rand van de 500 kHz dk voor het grendelen van de XOR poortresultaat in de grendel I en de grendel III.

55 c. De 1 bit RAM geleidersrichting wordt veranderd in de RAM inleesmodus en met SW1 nu gesloten wordt het XOR resultaat, dat opgeslagen is in grendel I terug gelezen in het RAM op het logische adres 31.

d. De uitgang van de teller 39 neemt nu toe voor het adresseren van het tweede byte in het RAM adres

Claims

9 195041 PROM dat op zijn beurt het logische bit O van de kolom van het RAM 41 adresseert. De RAM geleider wordt omgeschakeld in de ’’RAM uitlees”-richting en de inhoud van het logische adres O wordt weergegeven op één ingang van de XOR poort met SW1 open. SW2 wordt dan gesloten en SW3 wordt geopend voor de rest van de cyclus voor dit bit van de reeks. SW2 stelt de eerder gegrendelde tussenwaarde van grendel II 5 voor voor de andere ingang van de XOR poort, en elk 1 grendelt dit XOR resultaat in grendel I. e. De richting van de 1 bit RAM geleider wordt veranderd in de RAM inleesmodus en met SW1 nu gesloten wordt het XOR resultaat, dat opgeslagen is in grendel I teruggelezen in het RAM op het logische adres 0. f. De telleruitgang 39 neemt nu toe voor het adresseren van het derde byte in het RAM adres PROM 37, dat op zijn beurt het logische bit 1 van de kolom van het RAM 41 adresseert. De RAM geleider wordt 10 omgezet op de "RAM inlees”-richting en de inhoud van het logische adres 1 wordt aangeboden aan één ingang van de XOR poort met SW1 open. SW2 biedt de eerder gegrendelde tussenwaarde van de grendel II aan de andere ingang van de XOR poort aan en elk 1 grendelt dit XOR resultaat in grendel I. g. De richting van de 1 bit RAM geleider wordt gewijzigd in de RAM inleesmodus en met SW1 nu gesloten 15 wordt het XOR resultaat dat in de grendel I is opgeslagen teruggelezen in het RAM op het logische adres 1. h. De uitgang van de teller 39 neemt nu toe om het vierde byte in het RAM adres PROM 37 te adresseren, dat op zijn beurt het logische bit 21 van de RAM kolom adresseert. De RAM geleider wordt omgezet in de "RAM uitlees” richting en de inhoud van het logische adres 21 wordt aangeboden aan de ingang van de XOR poort met SW1 open. 20 SW2 biedt de eerder gegrendelde tussenwaarde van grendel II aan de andere ingang van de XOR poort aan en clk1 grendelt dit XOR resultaat in grendel I. i. De richting van de 1 bit RAM geleider wordt omgezet in de RAM inleesmodus en met SW1 nu gesloten wordt het XOR resultaat, dat in grendel I is opgeslagen, teruggelezen in het RAM op het logische adres 21. j. De teller 39 wordt weer verhoogd en adresseert nu het vijfde byte van het RAM adres PROM. De 25 stappen "a" tot en met 'ï' worden 31 maal herhaald, waarbij het enige verschil is dat de fysische RAM adressen die overeenstemmen met de in het bovenstaande aangegeven logische adressen elke keer opschuiven wanneer de bovengenoemde stappen herhaald worden. Nadat het gehele proces is beëindigd voor 32 bits van de 5632 bits reeks wordt de teller weer op nul gesteld en wordt het proces 175 maal herhaald. 30 De verwijzingen naar de logische adressen in de bovenstaande beschrijving zijn voor het geval dat de veelterm P(x) wordt gebruikt als deler. Wanneer de veelterm P(1/x) (vergelijking 23) wordt gebruikt, worden de logische RAM adressen veranderd van reeksen van 31-0-1-21 in 31-9-29 respectievelijk 30. Onmiddellijk na het uitlezen wordt de initialiseringssectie van het PROM 37 uitgekozen en worden ’’enen” in elke plaats van het RAM 41 ingelezen. Bij afwisselende subcycli wordt de omgekeerde veelterm gebruikt 35 als deler. Dan wordt de tweede sectie 40 uitgekozen en worden de daarin aanwezige 128 bytes 176 maal uitgelezen. Het zal duidelijk zijn, dat het RAM wordt gebruikt om dezelfde functie te verkrijgen als een schuifregister veeltermdeler, maar zonder de noodzaak van 32 bits schuifregisters of equivalente programmering van een CPU. 40 Wanneer de resultaatwaarden worden aangeboden aan de vitale processor CPU worden zij gebruikt om checkwoorden te vormen voor deze uitgangen, die niet specifiek zijn toegestaan in hun ”aan" toestanden te zijn als gevolg van de betrekkingen van Boole die zijn geëvalueerd tot hun vereiste ’’ware” resultaten. De verifiëring en evalueringbewerkingen worden in bijzonderheden in de bovengenoemde octrooiaanvragen beschreven. 45

1. Werkwijze voor het testen van een signaleringskanaal van een stelsel met een werkcyclus, omvattende 50 de volgende stappen: het genereren van een aantal opeenvolgende woorden gedurende in wezen elk van een aantal opeenvolgende sub-cycli van genoemde cyclus voor het voortbrengen van aantallen woorden in elk van genoemde sub-cycli het invoeren van genoemde aantallen woorden in en het uitvoeren van genoemde aantallen woorden uit genoemd kanaal tijdens de werkcyclus voor het voortbrengen van aantallen 55 uitgevoerde woorden continu over genoemde cyclus, waarbij elk aantal van genoemde aantallen van uitgevoerde woorden wordt voortgebracht gedurende een verschillende van genoemde sub-cycli, het compileren van de aantallen van uitgevoerde woorden tot uitvoerwoorden, welke het formaat weergeven 195041 10 van elk genoemd aantal van uitgevoerde woorden en het effect daarop van genoemd kanaal, en het verifiëren van de werking van genoemd kanaal uit genoemde uitvoerwoorden, met het kenmerk, dat het compileren wordt uitgevoerd door het delen van elk woord van genoemd aantal van uitgevoerde woorden door een polynoom voor het verschaffen van elk van genoemde uitvoerwoorden, waarbij gedeeld wordt 5 door een verschillende polynoom gedurende verschillende van genoemde opeenvolgende sub-cycli, en dat het kanaal een schakeling heeft, welke de uitvoertoestand daarvan weergeeft, waarbij genoemde invoerings- en uitvoeringsstappen uitgevoerd worden door het aanleggen van genoemde aantallen van opeenvolgende woorden aan genoemde schakeling en het detecteren van genoemde uitgevoerde woorden daaruit.

2. Werkwijze volgens conclusie 1, met het kenmerk, dat de verschillende polynomen twee polynomen zijn, waarvan de een de inverse is van de ander.

3. Werkwijze volgens conclusie 2, met het kenmerk, dat de deelstap wordt uitgevoerd met de ene en de andere polynoom gedurende afwisselende van genoemde opeenvolgende sub-cydi.

4. Werkwijze volgens conclusie 1, met het kenmerk, dat de schakeling een absence of current detector 15 (AOCD) is, waarin de aanwezigheid en afwezigheid van stroom de toestand representeert van genoemde uitvoer, welke schakeling een verzadigbare magnetische kem heeft en een stuurwikkeling, door welke de toestandrepresenterende stroom gaat, en invoer- en uitvoerwikkelingen, waarbij de invoeringsstap uitgevoerd wordt door het aanbieden van multi-bits digitale signalen, die elk aantal van genoemde aantallen van opeenvolgende woorden representeren, aan genoemde invoerwikkeling, en waarbij de uitvoeringsstap 20 wordt uitgevoerd door het detecteren van genoemde digitale signalen aan genoemde uitvoerwikkeling.

5. Werkwijze volgens conclusie 1, met het kenmerk, dat het delen uitgevoerd wordt met behulp van een RAM die opslag heeft voor de bits van elk van genoemde woorden in verschillende locaties daarvan door het aanbieden van elke bit van elk van genoemde uitgevoerde woorden en het uitvoeren van een aantal exclusieve OF logische operaties in opeenvolging onder gebruikmaking van elke bit van genoemde 25 uitgevoerde woorden en de bits, opgeslagen in de locaties van genoemde RAM, geselecteerd in overeenstemming met genoemde polynoom, en het verschuiven van de locaties bij aanbieding van een opeenvolgende bit van genoemd uitgevoerd woord.

6. Werkwijze volgens conclusie 1, met het kenmerk, dat de stap van het genereren van opeenvolgende woorden uitgevoerd wordt met behulp van geheugenmiddelen met opslag voor multibitwoorden, waarbij de 30 stap van het invoeren wordt uitgevoerd door het herhalingsgewijs aanleggen van series van genoemde opeenvolgende bits uit genoemde geheugenmiddelen aan genoemd kanaal.

7. Verificatiestelsel voor vitale verificatie van de toestand van het uitvoeren van het verwerkingsstelsel continu gedurende elke verwerkingssysteemstelsel van een vitaal informatieverwerkingsstelsel geschikt voor spoorwegsignalering en besturingsoperaties en met middelen voor het detecteren van de toestand van de 35 uitgangen daarvan, welk verificatiestelsel middelen heeft voor het genereren van een aantal invoerwoord-reeksen, waarbij elk van genoemde invoerwoordreeksen een aantal unieke multibits-invoerwoorden bevat, herhalingsgewijs gedurende in wezen elk van een aantal opeenvolgende sub-cycli van de systeemcyclus, middelen voor het overdragen van genoemde invoerwoordreeksen door de detectiemiddelen voor het verschaffen gedurende elk van genoemde sub-cycli van een aantal reeksen van uitgevoerde woorden, die 40 corresponderen met genoemde invoerwoordreeksen en afhankelijk zijn van de toestand van de uitvoeren, middelen voor het compileren van elk van genoemde reeksen van uitgevoerde woorden tot een multibits-uitvoerwoord voor elk van genoemde reeksen van uitgevoerde woorden, waarvan de waarde afhangt van de afwezigheid of aanwezigheid van een foutwerking in het systeem, voor toepassing in het verwerkingsstelsel om te verifiëren dat de toestand van genoemde uitvoeren vitaal is, met het kenmerk, dat genoemde 45 compileringsmiddelen delingsmiddelen omvatten voor het delen van elke reeks van uitgevoerde woorden in elk aantal van uitgevoerde woordreeksen door ten minste één polynoom, welke delingsmiddelen RAM middelen omvatten met locatie voor opslag van de rest van de deling van elke reeks van uitgevoerde woorden door de polynoom, ROM middelen voor het adresseren van de RAM middelen om het inlezen en uitlezen te activeren vanaf verschillende locaties van genoemde RAM middelen gedurende een aantal keren 50 voor elke bit van elk van genoemde reeksen, waarbij genoemde delingsmiddelen tevens logische middelen inhouden omvattende middelen voor het verschaffen van exclusieve OF operaties, en middelen, bestuurbaar door genoemd verwerkingsstelsel voor het uitlezen van genoemde ROM middelen en het aanbieden van elke bit van elke genoemde reeks en elk van genoemde reeksen een aantal keren aan genoemde logische middelen samen met de inhouden van verschillende locaties van genoemde RAM middelen, gekozen in 55 overeenstemming met genoemde polynoom voor het verschaffen van genoemd uitvoerwoord in genoemde locatie in genoemde RAM middelen voor elk aantal van genoemde uitgevoerde woordreeksen. 11 195041

8. Verificatiestelsel volgens conclusie 7, met het kenmerk, dat de generatiemiddelen geheugenmiddelen hebben, omvattende ROM middelen met opslag voor genoemde unieke invoerwoorden voor elk van genoemde uitgangen van genoemd verwerkingsstelsel. Hierbij 6 bladen tekening