NL8700478A - Vitaal verwerkingsstelsel dat is ingericht voor continue verifiering van vitale uitgangen vanuit een spoorwegsignalerings- en besturingsstelsel. - Google Patents

Description

- 1 - *

Vitaal verwerkingsstelsel dat is ingericht voor continue verifiëring van vitale uitgangen vanuit een spoorweg-signalerings- en besturingsstelsel.

De onderhavige uitvinding heeft betrekking op informatieverwerkingsstelsels en in het bijzonder op stelsels voor het verifiëren van de vitale (faal-veilige) werking van informatieverwerkingsstelsels.

5 De uitvinding is in het bijzonder geschikt voor toepassing in spoorwegsignalerings- en besturingsstelsels, die wat hun werking betreft vitaal moeten zijn, d.w.z. beperkt tot de veilige "uit" toestand van elke uitgang die een signaal, wisselapparaat of andere signalerings- of 10 besturingsbewerking bestuurt, tenzij de toegestane "aan" toestand daarvan in werking is gesteld.

De uitvinding is een verbetering van vitale stelsels die gebruikt worden in een computer of centrale verwerkingseenheid, die niet vitaal in zijn werking is, 15 bijvoorbeeld een door een microprocessor bestuurd grendel-besturingsstelsel voor het complex van verkeersbesturings-inrichtingen (wissels en signalen) van een verbindingspunt of ander samenstel van sporen, dat verschillende baan-secties, kruisingen en zijsporen kan bevatten. Een dergelijk 20 stelsel is beschreven in een artikel van David B.Rutherford, Jr., getiteld "Fail-Safe Microprocessor Interlocking -An application of Numerically Integrated Safety Assurance . Logic —", gepubliceerd in de Proceedings of the Institution of Railway Signal Engineers (IRSE) van september 25-27, 25 1984. Het stelsel is meer in bijzonderheden beschreven in de Amerikaanse octrooiaanvrage Ser.No. 550.693, die werd ingediend op naam van David B.Rutherford, Jr. op 10 november 1983 onder de titel "Vital Processor" en in de Amerikaanse octrooiaanvrage Ser.No. 550.430, ingediend 30 op naam van James R.Hoelscher op 10 november 1983 onder de titel "Vital Interface System for Railway Signaling".

Deze beide octrooiaanvragen zijn overgedragen op dezelfde recht verkrijgende als de onderhavige aanvrage. Aanvragen die overeenstemmen met de bovengenoemde Amerikaanse 35 aanvragen van David B.Rutherford Jr. en James Hoelscher 8700478 -¾ * * - 2 - zijn gepubliceerd in Groot-Brittannië als UK 2149540A op 12 juni 1985 en UK 21522959A op 31 juli 1985.

Het is het hoofddoel van de onderhavige uitvinding in verbeteringen te voorzien in verwerkingsstelsels 5 voor vitale informatie, en in het bijzonder in het vitale grendelstelsel dat in het bovenstaande is besproken, waarin de vitale eigenschappen van elke uitgang continu gedurende de cyclus van het stelsel worden getest.

Het is een verder doel van de uitvinding te voor-10 zien in een verbeterd 'stelsel voor vitale informatieverwerking, waarin continue verifiëring van vitale werk-karakteristieken verkregen wordt zonder dat daarbij een grote berekeningscapaciteit (computer overhead) of ingewikkelde en dure componenten nodig zijn.

15 In het vergrendelingsstelsel, dat in de bovenge noemde octrooiaanvragen en artikel is beschreven, wordt verifiëring van de vitale uitgangseigenschappen verkregen door gebruik te maken van een detector voor het ontbreken van stroom (AOCD, absence of current detector). De uit-20 gangstoestand wordt weergegeven door de aanwezigheid of afwezigheid van een stroom. Deze stroom vloeit door een wikkeling van een verzadigbare kern. De kern heeft bovendien bekrachtigings- en aftastwikkelingen waardoor één keer gedurende elke subcyclus van het stelsel test-25 gegevens worden overgedragen. Een systeemcyclus is in het boven beschreven grendelingsstelsel één seconde. Er zijn 20 subcycli van elk 50 milliseconden. Testgegevens worden elke 50 milliseconden overgedragen door de AOCD.

Het testen vergt slechts enige honderden microseconden.

30 Bijgevolg heeft het testen slechts gedurende ongeveer ½ procent van de tijd plaats. Hoewel deze opeenvolging bevredigend is voor de meeste spoorwegsignaleringsver-richtingen, gezien de betrekkelijk geringe snelheid van treinen, maakt de betrekkelijk snelle reactietijd van 35 signaleringsinrichtingen het gewenst te voorzien in continue verifiëring.

Verifiëring wordt verkregen door het verwerken van testgegevens, die worden overgedragen door de AOCD.

Dit is een woord van 32 bit en de omzetting ervan in 40 testwoorden vergt een aanmerkelijk deel van de overhead van ______ 8700478 * a -3-.

de microprocessor. Dienovereenkomstig zorgt het voorzien in continue verifiëring voor een verergering van het probleem van de capaciteit van gebruik van overhead van de microprocessor. De toevoeging van een verdere microprocessor 5 zou aanvullende vitale verwerking en verhoging van de kosten vergen en de verifiëringssnelhèid van de vitale processen verlagen, tenzij een kostbaar snel computer-. stelsel zou worden gebruikt. Aangezien dergelijke stelsels in vele op afstand gelegen plaatsen worden gebruikt is het 10 zowel nodig als gewenst in een gemakkelijk te onderhouden, goedkope apparatuur te voorzien.

De onderhavige uitvinding verschaft een werkwijze en inrichting voor de continue verifiëring van de vitale, processen en in het bijzonder de vitale uitgangen uit een 15 vitaal verwerkingsstelsel, zonder behoefte aan ingewikkelde computers of grote computeroverhead. Het kan geïnstrumenteerd worden door direct beschikbare en goedkope geheugeninrichtingen te gebruiken zoals programmeerbare slechts uitleesbare geheugens (PROM) en geheugens 20 met willekeurige toegang (RAM).

Kort uitgedrukt gebruikt het stelsel middelen voor het gedurende elk van de opeenvolgende delen van de cyclus van het vitale informatieverwerkingsstelsel herhaald genereren van een aantal bit-reeksen. Deze reeksen 25 worden overgedragen via detectiemiddelen, zoals de aandrijf en aftastwikkelingen van de AOCD, en verschaffen uitgangsreeksen, die overeenstemmen met de ingangsreeksen en afhankelijk zijn van de toestand van de uitgangen.

Wanneer bijvoorbeeld de uitgang "uit" is, wordt de opeen-30 volging doorgegeven in omgekeerde toestand? indien de uitgang "aan1* is, wordt de reeks niet doorgegeven. Er is in middelen voorzien voor het bijeenbrengen van elk aantal uitgangsreeksen>die overeenstemmen met elk aantal ingangsreeksen,in een multibitresultante. Deze samen-35 gevoegde resultantegegevens worden in het vitale verwer-kingsstelsel gebruikt om de vitale eigenschappen van de uitgangen te verifiëren. De samenvoeging leidt tot unieke woorden, die niet alleen een falen detecteren maar die gebruikt kunnen worden voor besturingsdoeleinden 40 om de continuiteit te verifiëren, zoals in lampsignalerings- $7 0 0 4 7 8 - 4 - ΐ , 5 stelsels en de bestuurbaarheid in relais-bediende stelsels. De samenvoeger gebruikt een RAM, waarin een aantal bits van elke reeks van elke uitgang kan worden opgeslagen.

Dit RAM wordt geadresseerd door een PROM, die de mogelijk-5 heid geeft de bits van de uitgangsreeksen te onderwerpen aan de "exclusieve-ofbewerking" met de inhouden van verschillende plaatsen in het geheugen, opgedragen door een polynoom deler of -delers. Een aantal exclusieve-of-bewerkingen wordt op elk bit van elke reeks uitgevoerd. De 10 plaatsen in het RAM worden verschoven voor opeenvolgende bits van de reeks. Aan het einde van de doorvoering van elke reeks van bits door de detectiemiddelen in het RAM, wordt in het RAM een multibits-getal opgeslagen, dat overeenstemt met de reeks gedeelten door de veelterm.

15 Deze cyclus kan herhaald worden, totdat alle reeksen die op continue wijze gedurende elke subcyclus (de 50 milliseconde subcycli in het bovenstaande genoemd) zijn gegenereerd, gedeeld zijn. Het resulterende verkorte gegevenswoord is uniek voor elke uitgang (indien de uit-20 gang in zijn "uit" toestand is) en hangt af van het ontbreken of een faalmodus en of al dan niet een continuïteit of bestuurbaarheidscheck gedurende het subdeel van de systeemcyclus wordt uitgevoerd. Deze resultante woorden worden in de centrale verwerkingseenheid door de 25 vitale verwerker ingelezen. In een uitvoeringsvorm van de uitvinding waaraan op dit ogenblik de voorkeur wordt gegeven, is de spanning van de uitgangen vitaal afhankelijk van de correctheid van de checkwoorden, die gegenereerd zijn door het combineren van de resulterende gecompri-30 meerde gegevenswoorden.

Het bovenstaande en andere doeleinden, eigenschappen en voordelen van de uitvinding, evenals de uitvoeringsvorm daarvan die op het ogenblik de voorkeur verdient en de best bekende wijze van uitvoering van de uitvinding 35 zullen duidelijker blijken uit de thans volgende beschrijving, waarin verwezen wordt naar de tekening, waarin:

Fig.1 een blokschema is, dat in het algemeen een vitaal verwerkingsgrendelstelsel toont, waarin de uitvinding is gebruikt; 40 Fig. 2 een meer gedetailleerd blokschema is van ___ 8700478 - 5 - 4 de vitale uitgangtussenschakelinrichting die in fig.1 is weergegeven.

Pig. 3 een meer gedetailleerd blokschema is, dat de samenvoeger van de vitale uitgangsovergangsinrichting 5 van fig.2 toelicht;

Fig.4A, B en C schema's zijn die het binominale deelproces, de apparatuur voor de instrumentatie daarvan en de werking van een dergelijke apparatuur tonen; en

Fig.5 een tijdgrafiek is, dat de systeemcyclus 10 toelicht.

In het bijzonder in fig.1 is een vitaal grendel-stelsel weergegeven dat in het algemeen analoog is aan het stelsel dat beschreven is in de bovengenoemde aanvrage van Hoelscher. De signaalstelselingangen vanuit 15 de spoorwegsignaleringsinrichtingen worden .

via de vitale ingangstussenschakelinrichtingen 10, die in verbinding staan met de vitale processor, toegevoerd aan de centrale verwerkingseenheid (CPU 12). Gebaseerd op de grendelfuncties, die in de vitale processors 20 CPU 12 zijn geprogrammeerd worden de toestanden van de vitale uitgangstussenschakelinrichtingen 14 ingesteld door de toestandsinstellijnen. De vitale eigenschappen van deze uitgangstussenschakelinrichtingen worden gecheckt door checkwoorden, die gestart worden en checkbewerkingen, 25 waarvan de tijd bepaald wordt door klok- en besturings-signalen vanuit de vitale processor GPU 12.

Elke vitale uitgangstussenschakelinrichting kan op een apart paneel zijn aangebracht dat bijvoorbeeld acht uitgangspunten heeft. Er kunnen twintig of meer 30 uitgangstussenschakeleenheden of kaarten zijn aangebracht in een kenmerkend grendelstelsel waardoor in totaal honderdzestig uitgangen van het signaalstelsel aanwezig zijn. Deze uitgangen kunnen lampbekrachtigingsuitgangen of equivalente uitgangen van enkele of dubbele onder-35 brekingsrelais zijn, zoals in de aanvrage van Hoelscher is besproken. Elke van de vitale uitgangstussenschakel-inrichtingen 14 levert uitgangen op de gegevenslijnen van resultante woorden of bytes (RESOÜT). Deze woorden worden ingevoerd in de vitale verwerkingsinrichting CPU waar zij 40 gecombineerd worden met andere gegevens voor het vormen §700473 'i * - 6 - van checkwoorden. Checkwoorden worden gevormd uit resultante gegevens vanuit elk uitgangspunt dat in zijn "uit" toestand moet zijn of vanuit de CPU uitdrukkings-resultante gegevens, die indien zij in de "waar"-toestand zijn het 5 uitgangspunt toestaan in zijn "aan"-toestand te zijn.

Deze checkwoorden worden dan aangeboden aan de vitale decodeur 16. Het genereren van deze checkwoorden heeft in het algemeen plaats op de wijze, die is beschreven in de boven aangegeven aanvrage van Rutherford. Bij het 10 ontbreken van falen wordt een vitale decodeur 16 bekrachtigd, die een vitaal relais 18 laat opkomen en toestaat dat energie wordt toegevoerd aan de vitale uitgangstussen-schakelinrichtingen 14. In het geval van een falen kan de vitale decodeur geen vitale energie aan de uitgangstussen-15 schakelinrichtingen leveren en zullen de vitale uitgangen in hun uit of beperkende toestanden gaan. Een falen kan op elk ogenblik in de cyclus van het stelsel optreden.

Een kenmerkende systeemcyclus is weergegeven in fig. 5·., De cyclus heeft een duur van één seconde en is 20 samengesteld uit twintig subcycli met elk een duur van 20 milliseconde. Deze subcycli treden opeenvolgend op.

In overeenstemming met de uitvinding worden de resultante woorden uitgelezen naar de vitale verwerkingsinrichting bij het begin van elke subcyclus voor de voorafgaande 25 subcyclus. Deze resultante woorden worden continu ontwikkeld gedurende de voorafgaande subcyclus en geven falingen weer gedurende een willekeurig deel daarvan, behalve de korte dode tijd tussen initialisering en gene-rering van de testreeksen. De checkwoorden worden door 30 de CPU gegenereerd en naar de vitale decodeur gezonden, onmiddellijk nadat alle resultante woorden vanuit de systeemuitgangen tussenschakelinrichtingen zijn uitgelezen.

De testreeksen zijn samengesteld uit unieke kenteken-reeksen, met een lengte van 32 bitsen 176 maal herhaald 35 met een totaal van 5.632 bits. Eén bit wordt elke acht microseconden weergegeven (bitfrequentie 125 kHz). De testcyclus gedurende elke subcyclus beslaat 45,056 milliseconden of meer dan 90% van elke subcyclus. De overblijvende tijd wordt toegewezen aan het lezen van de 40 gegevens van het resultante woord of byte en de initiali- 8700478 - 7.-- ' sering van de checkwoordgenerator; het RAM is de veelterm-deler van de samensteller 20 (fig.2).

In fig. 2 is een deel weergegeven van dé uitgangs-tussenschakelinrichting, die de AOCD bevat. De AOCD is 5 schematisch weergegeven en verwezen kan worden naar het bovengenoemde artikel en de bovengenoemde octrooiaanvragen voor verdere toelichting daarvan. Een aparte AGCD is aangebracht voor elk uitgangspunt, ën AOCD-O tot en met AOCD-7 zijn weergegeven. Elke AOCD heeft een verzadigbare 10 kern 22 waarop zich wikkelingen 24, 26 en 28 bevinden.

De uitgangstoestand wordt bepaald door de stroom door de hoofdwikkeling 24. Bij het ontbreken van stroom is de kern onverzadigd en worden de ingangstestgegevensreeksen, die aan de wikkeling 26 worden aangelegd, gekoppeld met de 15 wikkeling 28. Wanneer de kern onverzadigd is heeft een omkering in de transformatorkoppeling plaats zodat "1" bits verschijnen als "0" bits. In het geval dat de uitgang aan is en stroom aanwezig is boven een vitaal bepaalde drempelwaarde (bijvoorbeeld nominaal 1 mA) is 20 de kern 22 verzadigd, zodat de uitgangswikkeiing een reeks uitgangsbits heeft die alle dezelfde waarde hebben, bijvoorbeeld in overeenstemming met binaire bits 1.

De testreeks wordt gegenereerd met behulp van een PROM 32 die een kolom gebruikt van 32 bits, die de ken-25 tekenreeks voor elk uitgangspunt.wordt genoemd. Elke ken-tekenreeks die in het PROM is opgeslagen, is uniek voor elk uitgangspunt en elk uitgangspunt op elke vitale uitgangs-tussenschakelinrichting 14 kan zijn eigen unieke reeks hebben.

30 De testreeks van 5632 bits, die wordt aangeboden aan de "bekrachtigings"-ingang van een specifieke AOCD is dezelfde reeks gedurende elke van de twintig subcycli van 50 milliseconden van de systeemcyclus van 1 seconde.

De reeks die ontvangen wordt bij de "aftast"-uitgang van 35 de AOCD, die op zijn beurt wordt aangeboden aan de veel-termdeler die gebruikt wordt als gegevenssamenvoeger 20, zal op grond van de toestand ("aan" of "uit") van de uitgang zelf variëren (d.w.z. afhankelijk van het feit of de kern van de AOCD verzadigd of onverzadigd is).

40 Indien de kern van de AOCD niet verzadigd is,is 8700*78 - 8 - de reeks die ontvangen wordt op de "aftast"-wikkeling van de AOCD een omkering van de reeks, die wordt aangeboden aan de "bekrachtigings"-wikkeling van de AOCD. Indien de kern verzadigd is3is de opeenvolging die door de "aftast"-5 wikkeling wordt ontvangen invariabel samengesteld uit louter bits 1 (bij het ontbreken van falen).

Er zijn vier werkings-"modi" die gedurende een subcyclus van 50 ms kunnen optreden: 1. Modus 1 is de modus die gebruikt wordt om na te 10 gaan dat het specifieke vitale uitgangspunt in zijn "uit" (beperkende) toestand is. In deze modus is het uitgangspunt in zijn "uit"-toestand gedurende de gehele subcyclus van 50 ms.

De testreeks die bestaat uit 176 herhalingen van 15 de unieke "kenteken"-reeks van 32 bits (in totaal 5.632 bits) wordt aangeboden aan de "bekrachtigings"-wikkeling van de AOCD. De omgekeerde reeks wordt ontvangen in de "aftast"-wikkeling en afgeleverd aan één kanaal van de veeltermdelerssamensteller.

20 De resultante-gegevens (32 bits) in de samen steller zijn ondergebracht in één van de 32 bits kolommen in het samenstellende RAM 41 (fig.3). Deze 32 bits resultante.gegevens zijn uniek voor het specifieke punt en eveneens uniek in die zin dat zij slechts kunnen worden 25 gevormd indien de AOCD niet verzadigd is (d.w.z. het uitgangspunt "uit" is) voor de gehele tijd, waarin de 5632 bits door de AOCD worden overgedragen.

Er wordt op gewezen, dat de 32 bits resultante gegevens, die aanwezig zijn in de samensteller RAM 41 30 eveneens afhankelijk zijn van welke meertermdeler gedurende de subcyclus van 50 milliseconden wordt gebruikt. Hier is de regel, dat bij "even" subcycli, d.w.z. RO, R2, R4,......

R18 een oneven veelterm P(T/x) wordt gebruikt, zodat wanneer de resultante gegevens worden ingelezen in de 35 daarop volgende subcyclus (die altijd een "oneven" subcyclus zal zijn) zij gegevens van oneven subcycligegevens weergeven voor de CPU. Op overeenkomende wijze wordt de "even" veelterm (P(x)) gebruikt in de "oneven"-subcycli R1, R3, R5,...., R19.

40 Modus 2 is wezenlijk een foutmodus, die optreedt ______-.«o 8700478 - 9 - ' wanneer een specifiek uitgangspunt in zijn "aan"- toestand is en de kern van zijn AOCD verzadigd is. Hoewel dezelfde testreeks van 176 herhalingen van de 32 bits voor het punt unieke kenmerk wordt aangeboden aan de "be-5 krachtigings"-wikkeling van de AOCD, zal de "aftast:- wikkelingsuitgang slechts alleen bits 1 bevatten. Op deze wijze wordt een bitstroom van 5632 bits 1 aan de veel-termdelersamensteller 20 geleverd. De 32 bits resultante van de samensteller zal een specifieke niet-unieke 10 waarde zijn indien de ''even" veeltermdeler wordt gebruikt of een andere specifieke niet-unieke waarde indien de "oneven" veeltermdeler wordt gebruikt. Met "niet-uniek" wordt bedoeld dat ongeacht de testreeks die wordt aangeboden aan de "bekrachtigings"-wikkeling van de AOCD, 15 de "aftast"-wikkeling altijd een bitstroom zal afgeven van alleen bits 1, zodat de samensteller resultante waarde dezelfde zal zijn voor alle testreeksen, slechts afhankelijk van het feit of de"even"of de "oneven" veeltermdeler wordt gebruikt.

20 3. Modus 3 is een modus, die normaal slechts optreedt gedurende de subcycli R0 of R1 en wordt gebruikt om de continuïteit van de belasting die met het desbetreffende uitgangspunt is verbonden te onderzoeken. In het bijzonder wordt deze modus gebruikt om de continuïteit 25 van een als belasting gebruikte lampgloeidraad te toetsen, maar de continuïteit van een willekeurig ander type van belasting kan eveneens getoetst worden.

In modus 3 is het uitgangspunt nominaal in zijn "uit" staat. Dit punt wordt dan "aan"gezet voor een 30 korte tijdsperiode (bij benadering 256 μβ.) gedurende welke één herhaling van de kenmerkende reeks van 32 bits wordt aangeboden aan de "bekrachtigings"-wikkeling van de AOCD. Het resultaat is 32 bits 1, die aan de samensteller 20 geleverd worden door de "aftast"-wikkeling van de 35 AOCD, aangezien de AOCD kern nu verzadigd is. Het uitgangspunt wordt dan gewijzigd om wéér zijn "uit" toestand aan te nemen en de overblijvende 175 herhalingen van het kenmerk van 32 bits worden aan de "bekrachtigings"-wikkeling aangeboden van de thans niet verzadigde AOCD.

40 De "aftast"-wikkeling levert nu de overige 5600 bits 67 0 0 4 7 8 - 10 - van de 5632 bits testreeks aan de verzamelinrichting als omgekeerde bits van de herhalingen van de kenmerkende reeks.

Dit leidt tot een andere voor het aansluitingspunt unieke 32 bits resultante waarde in de samenvoe gings-5 inrichting hetgeen het volgende aantoont: a. De belasting is continu aangezien de resultante waarde van de samenvoegingsinrichting het feit weergeeft dat de AOCD kern verzadigd was (en dat dus stroom vloeide) gedurende het deel van de 10 subcyclus waarin het uitgangspunt was "aan" gezet.

b. Het uitgangspunt was nominaal in zijn "uit" toestand, aangezien de resultante waarde van 'de samenvoegingsinrichting het feit weergeeft 15 dat de AOCD kern onverzadigd was gedurende nauwkeurig 175 van de 176 32 bits herhalingen van de kentekenreeks van 32 bits.

c. Het desbetreffende uitgangspunt is het uitgangspunt, waarnaar men wilde verwijzen, aangez.ien geen 20 ander punt dezelfde resultante-gegevens zou kunnen teruggeven (d.w.z. de 32 bits kenmerkende reeks is uniek voor het punt niet alleen voor de punten op het desbetreffende uitgangspaneel, maar voor het gehele stelsel).

25 4. Modus 4 is een modus, die normaal optreedt gedurende de subcycli R0 of R1 en wordt gebruikt om zowel de "bestuurbaarheid" van een bepaald uitgangspunt als de aanwezigheid van stroom die door de belasting van dat punt vloeit, te toetsen. Bestuurbaarheid wordt getoetst 30 door de toestand van het punt van zijn "aan"- toestand in zijn "uit"-toestand te brengen en dan weer terug in zijn "aan"-toestand. Indien de belasting van het punt continu is, is de aanwezigheid van stroom die door de belasting vloeit eveneens aangetoond.

35 In modus 4 is het uitgangspunt normaal in zijn "aan"-toestand. Het punt wordt dan "uit" geschakeld voor een korte tijdsduur (bij benadering 256 μ3.) gedurende welke één herhaling van de 32 bits kenmerkreeks wordt aangeboden aan de "bekrachtigings"-wikkeling van de AOCD.

Dit leidt ertoe dat de kenmerkreeks van 32 bits van het 8700478 ________ * * - 11 - punt (omgekeerd) wordt geleverd aan de samensteller door de "aftast"-wikkeling van de AOCD. Het uitgangspunt wordt dan orageschakeld om zijn "aan"-toestand weer aan te nemen en de overige 175. herhalingen van het kenmerk van 32 5 bits worden aan de "bekrachtigings"-wikkeling van de nu verzadigde AOCD aangeboden. De "aftast"-wikkeling levert nu de overige 5600 bits van de 5632 bits van de testreeks aan de samensteller in de vorm van allemaal bits 1.

Dit leidt tot een andere resultante waarde van 10 32 bits die uniek voor het punt is in de samensteller hetgeen het volgende aantoont: a. De belasting in continu/ aangezien de waarde van de resultante in de samensteller het feit weergeeft dat de AOCD kern verzadigd was 15 (en dus dat stroom vloeide) gedurende dat ge deelte van de subcyclus waarin het uitgangspunt was "aan" gezet.

b. Het uitgangspunt dat normaal in zijn "aan" toestand is is "bestuurbaar" d.w.z. dat het kan 20 worden "uit" gezet, aangezien de resultante waarde van de samensteller het feit aangeeft dat de AOCD kern onverzadigd was gedurende nauwkeurig 1 van de 176 herhalingen van de 32 bits van de 32 bits kenmerkreeks.

25 c. Het desbetreffende uitgangspunt is het speci fieke uitgangspunt dat men beoogt aangêzien geen ander uitgangspunt dezelfde resulterende gegevens zou kunnen terugvoeren.

Gedurende de werking van de vitale uitgangs-30 tussenschakelinrichtingen, weergegeven in fig.2, worden de toestanden van elk van de 8 uitgangspunten op één uitgangstussenschakelinrichting ingesteld door een "1" of "0" op de geschikte 8 gegevenslijnen (DBO tot en met DB7) te zetten en de "INSTELTOESTAND" lijn te trek-35 Keren. De 8 geheugenelementen (1 voor elke uitgangspunt) houden de insteltoestand vast. Indien de lijn DBn "1" was, wordt het punt "n" in de "aan"-toestand gezet. Overeenkomend wordt, indien DBn "0" was, het aansluitpunt "n" in zijn "uit"-toestand gezet.

40 Om te beginnen met de overdracht van de testreeks 8700478 - 12 - van 5632 bits op elk van de 8 AOCD's, zet een besturings-lijn (CLR CNTR) de teller 34 terug die gebruikt werd om het kenteken PROM 32 op nul te zetten.

De kloklijn van 125 kHz wordt dan aangezet. Elke 5 positieve overgang van de klok verhoogt de stand van de teller 34 die op zijn beurt het adres van het kenmerk PROM 32 verhoogt die 1 bit heeft voor elke 32 bits kenmerkreeks voor de aansluitpunten voor de "bekrachtigings"-wikkeling van de AOCD, die bij dat punt behoort. De 32 bits kenmerk-10 reeksen worden dan "vertikaal" aangebracht in het PROM.

Aangezien de teller 34 een binaire teller van 5 bits is wordt na twee-en-dertig positieve overgangen van de klok de adresreeks van de telleruitgang herhaald; op deze wijze worden continu 32 bits herhalingen van de 15 8 kenmerkreeksen van 32 bits verkregen voor de "bekrach tigings "-wikkeling van de desbetreffende AOCD's.

Om zonder onderbreking- continue herhalingen te verschaffen van de kenmerkreeks (d.w.z. 176 herhalingen met in totaal 5632 bits) verschaft de klok (bestuurd door de CPU 12 20 van fig. 1) 5632 continue positieve overgangen met intervallen van 8 με. Deze bewerking wordt gebruikt om modi 1 en 2 uit te voeren.

Om de bewerkingen uit te voeren, die door modi 3 en 4 gevraagd worden, wordt de klok bestuurd door de 25 CPU om - twee-en-dertig positieve overgangen te leveren en dan te stoppen zodat de toestand van de uitgangspunten kan worden gewijzigd. De klok wordt dan weer in werking gesteld en nauwkeurig 5600 aanvullende positieve overgangen worden geleverd.

30 Opgemerkt dient te worden, dat de fysische eigen schappen van de AOCD zodanig zijn, dat elk bit in de test-reeks, die wordt aangeboden aan de "bekrachtigings"-wikkeling aanwezig moet zijn gedurende tenminste 8 ps. om de gegevens door de AOCD door te geven naar zijn 35 "aftasf'-wikkeling (wanneer de kern onverzadigd is). Enigerlei beduidende verkorting van deze tijd zal niet leiden tot een nauwkeurige overdracht van de testopeen-volging door de AOCD. Op deze wijze zal een falen, dat op beduidende wijze de kloksnelheid zou verhogen en bijgevolg 40 een "test" van de toestand van het uitgangspunt zou leveren 8700478 .-13-- gedurende minder dan de nominale 45,056 ms van elke subcyclus van 50 ms, geen correcte resultante waarde toestaan in de veeltermverdelersamenvoeger. ïndien dit het geval was zouden de onjuiste resultante.waarden vanuit de 5 samenvoeger de vitale decodeur niet toestaan energie toe te voeren aan de uitgangstussenschakelingen van het stelsel en alle uitgangen zouden terugkeren in hun "uit" of beperkende toestanden.

Zoals in verband met fig.3 beschreven zal worden 10 is elke kolom van de samensteller geinitialiseerd op een bekende toestand (allemaal 1) bij het begin van elke subcyclus van 50 ms, voorafgaande aan het beginnen met de overdracht van de testreeks door elke AOCD. Deze eis is nodig voor de resultante waarden van de samensteller 15 om de correcte voor het aansluitpunt unieke resultaat te laten volgen door modi 1, 3 en 4.

In fig.3 heeft de samensteller 20 op zijn hoofdcomponent een RAM 41 met acht kolommen van elk 32 plaatsen. De 32 plaatsen zijn voor elk van de bits van de samen-20 steller resultante reeksen. De acht kolommen zijn voor verschillende enen van de uitgangspunten. Het RAM wordt geadresseerd door een adres PROM 37 met 512 woorden van 8 bits (een 4K PROM). Dit PROM 37 wordt geadresseerd door 7 bits van een 8 bits teller 39, die de 1 MHz klok 25 ontvangt en eveneens besturingsvoorinstellijnen kan ontvangen vanuit de vitale verwerkings CPU 12 (fig.1). Het PROM 37 heeft vier secties die eraan zijn toegevoegd.

Eén van deze secties 38 heeft 128 woorden of bytes van 8 bits teneinde het RAM te adresseren om de ingangsreeks 30 samen te voegen door deling door een veelterm P(x). Deze veelterm wordt weergegeven door de vergelijking P(x) = 1 + x + x2 + x22 + x32. (1)

De volgende sectie 40 van het 512 maal 8 PROM heeft 128 bytes voor het adresseren van het RAM voor het 35 samenvoegen voor deling van de ingangsreeksen met een andere veelterm die het omgekeerde is van de boven gegeven veelterm. Deze veelterm wordt weergegeven door de volgende uitdrukking.

P(1/x) = 1 + X10 + x30 + x31 + x32 (2) 40 Het PROM heeft twee andere secties 42 en 44. Deze 8700478 - 14 - worden gebruikt voor het initialiseren van het RAM op alle enen in elk van zijn plaatsen en voor het uitvoeren van een uitleescyclus voor elk van de 8 resultante woorden van 32 bits, die aan het einde van de samenvoegingsoperatie 5 zijn opgeslagen.

Veeltermdeling wordt uitgevoerd door gebruik te maken van acht exclusieve of-poorten 46 van de eerste en tweede stellen van acht grendels 48 en 50. De bits van elke reeks van 32 bits worden opgeslagen in acht aanvullende 10 grendels 52, die de uitgangsbits PO-O tot en met PO-7 ontvangen vanuit de B, AOCD aftastwikkelingen.

De samenvoeger verdeelt elk van de 8 reeksen van 5632 bits, die vanuit de uitgangen van de 8 AOCD "aftast"-wikkelingen werden ontvangen door één van de twee veel-15 termen P(x) of P(1/x) op continue wijze. Aangezien de polynomen evenwel van de graad 32 zijn(zodat bijgevolg de samenvoegingsresultante waarden heeft met een lengte van 32 bits) zal de werking van de veeltermdeler worden toegelicht voor de eerste 32 bits van de reeks van 5632 20 bits en de overige 175 groepen van 32 bits vormen een herhaling van dezelfde bewerking.

De teller 39 van 8 bits ontvangt een besturings-signaal vanuit de CPU 12 (fig.1), die de teller terugstelt op nul. Hij ontvangt eveneens een kloksignaal van 1 MHz 25 vanuit de CPU, dat de gehele samenvoegingsbewerking synchroniseert. Hij ontvangt nauwkeurig 5632 cycli van de klok van 1 MHz gedurende de subcyclus van 50 ms.

Het minst significante uitgangsbit van de 8 bits teller is een 500 kHz kloksignaal, dat elders gebruikt 30 wordt. De derde uitgang van de teller is het 125 kHz kloksignaal dat in fig.2 is weergegeven. De 7 meest significante uitgangen van de teller worden gebruikt voor het adresseren van één van de twee secties 38 of 40 van 128 bytes van het 512x8 PROM op opeenvolgende wijze. Even-35 eens worden de 5 meest significante bits van de teller gebruikt als de 5 adreslijnen voor het 32x8 kenmerk PROM, weergegeven in fig.2 als zijnde afgeleid van teller 34.

Bij het begin van een subreeks van 32 bits van de reeks van 5632 bits, wordt de 8 bits grendel III 52 40 bestuurd om het eerste bit van de subreeks van 32 bits 8700478 ' i - 15 - uitgang uit de ,raftast"-wikkelingen van elk van de 8 AQCD's vast te houden.

Het samenstellers RAM 41 is eerder geinitialiseerd op louter bits 1. De werking van de veeltermdeler (in 5 het onderstaande in bijzonderheden uiteengezet aan de hand van fig.4) voert de exclusieve of-bewerking uit van de inhouden van grendel III en de lopende inhouden van één van de 32 8-bits bytes in het samenvoegings RAM 41 en slaat dit tussen-gelegen resultaat op in grendel I 48 en 10 in grendel II 50. De inhouden van grendel I worden dan teruggelezen naar het samenstellings RAM op dezelfde plaats. Vervolgens worden de inhouden van 3 andere 8 bits bytes van het samenstellers RAM (het adres van deze bytes wordt uiteindelijk bepaald door de veelterm die wordt gebruikt 15 namelijk P(x) of P( 1/x)) worden opeenvolgend aan de exclusieve of-bewerking onderworpen met het tussen-gelegen resultaat, dat in de grendel II 50 is opgeslagen, waarvan het resultaat tijdelijk wordt opgeslagen in grendel I, en dan wordt teruggelezen naar het samenvoegings RAM 20 op hetzelfde adres.

Nadat deze 4 bewerkingen beëindigd zijn wordt de grendel III weer bestuurd om het volgende bit in de subreeks van 32 bits vast te houden.

Deze reeks van 4 exclusieve of-bewerkingen wordt dan 25 voor elk bit van de 8 simultane 32 bit subreeksen herhaald onder gebruik making van verschillende RAM adressen voor elk stel van 4 bewerkingen.

Na de eerste subreeks van 32 bits wordt het identieke stel bewerkingen uitgevoerd voor de volgende 175 reeksen 30 van 32 bits. Merk evenwel op, dat de gegevens, die in elk van de acht kolommen van 32 bits in het samenvoegings RAM worden opgeslagen continu veranderen over de 176 reeksen van 32 bits op zodanige wijze dat indien de reeksen van 5632 bits niet nauwkeurig de lengte van 5632 bits hadden 35 (zelfs indien zij werden stopgezet op een grens van een subreeks van 32 bits of werden uitgebreid tot voorbij de lengte van 5632 bits) de uiteindelijke resultante waarden van 32 bits niet de correcte resultante waarden zouden zijn.

40 De bijzonderheden van de werking van de veelterm- 8700478 * w - 16 - deling zullen blijken uit fig. 4A,4B en 4C.

Fig.4A toont de deling van een bitstroom (één van de 8 bit reeksen die ontvangen worden vanuit de "aftast"-wikkeling van een AOCD). De deling van een subreeks van 5 32 bits zal beschreven worden onder gebruik making van de veelterm P(x), die is omschreven in vergelijking (1).

In fig. 4A is de deling weergegeven als uitgevoerd in één 32 bits kolom van het samenvoegings RAM 41.

Eerst wordt in beschouwing genomen dat de 32 RAM 10 bits geinitialiseerd zijn op allemaal bits 1 en wordt onderscheid gemaakt tussen "fysische" en "logische" adressen. De volgende exclusieve-of (XOR) bewerkingen die in het onderstaande beschreven worden, worden uitgevoerd op dezelfde 4 "logische" adressen van de bits van RAM 15 41, maar deze logische adressen zullen verschillende fysische adressen hebben na elk stel van vier XOR bewerkingen.Aanvankelijk zijn de logische en fysische adressen van 32 RAM bits in elke kolom van het samenvoegings-RAM 41 identiek.

20 Om te beginnen met de veeltermdeelbewerking wordt het eerste bit in de gegevensstroom (die gegrendeld is in grendel III) (fig.3) aan de XOR bewerking onderworpen met de inhoud van het logische adres 31 van het RAM (aan de rechterzijde in fig. 4A) en dan terug ingelezen 25 in het RAM adres 31. Het resultaat van deze XOR bewerking wordt dan voor verder gebruik opgeslagen in één van de bits van de 8 bits grendel II (fig.3). Dit opgeslagen tussenresultaat wordt dan aan de XOR bewerking onderworpen met de inhouden van het logische adres 0 van het RAM 30 en het resultaat wordt teruggelezen naar het RAM adres 0. Hetzelfde tussenresultaat wordt dan aan de XOR bewerking onderworpen met de inhouden van het logische RAM adres 1 en ingeschreven in adres 1, en op dezelfde wijze wordt het tussenresultaat aan de XOR bewerking onderworpen met 35 de inhouden van het logische adres 21 van het RAM en terug ingelezen in het RAM op het adres 21. De volgende bewerking is het effectief veranderen van de logische adressen van de 32 bits in het RAM ten opzichte van de fysische adressen in het RAM door de logische adressen 40 één bit naar rechts te roteren. Op deze wijze wordt het

87 0 0 4 7 S

_____ - 17 - * RAM bit op het fysische adres 0 het logische adres 1, het fysische adres 1 wordt het logische adres 2, enz., en uiteindelijk wordt het fysische adres 31 het logische adres 0.

5 Het tweede bit van de reeks van 32 bits vanuit de uitgang van de "aftast"-wikkeling van de AOCD wordt dan gegrendeld in grendel III en dezelfde XOR bewerkingen worden uitgevoerd op hetzelfde stel van "logische" adressen, die zich nu op andere fysische adressen bevinden. Deze 10 gang van zaken gaat voort voor de overige bits van de subreeks van 32 bits. Na de XOR bewerkingen op het 32ste bit van de subreeks vallen de "logische" en "fysische" adres--sen van het RAM weer samen.

Fig.4B en 4C tonen meer in bijzonderheden de 15 bewerkingen van de grendels I, II en III en de exclusieve-of {XOR) poorten weer, zoals in fig.4A, voor één kolom van het samenvoeger RAM. Eén stap van elk is weergegeven. Schakelaars 1,2 en 3 tonen schematisch de werkingen van het activeren en buiten werking stellen (drie-stands) van 20 de uitgangen van de 3 grendels op één ingang van de exlusieve-of poort en op de twee-richtingsgegevensgeleider van de kolom van het RAM 41. Weer is slechts één exclusieve-of poort van het stel van acht poorten weergegeven en is de gegevensgeleider van het RAM weergegeven met 25 slechts een breedte van 1 bit, één en ander ter wille van de duidelijkheid {de twee-richtingsgegevensgeleider van 1 bit van het RAM heeft toegang tot één kolom van het samensteller RAM 41).

Eén bit van de uitgangsgegevens van de aftast-30 wikkeling van de AOCD wordt aangeboden aan de "D" ingang van de grendel III en wordt dan getrekkerd naar de grendel via de oplopende rand van c1k3. De teller 39 wordt op nul geinitialiseerd. De teller 39 neemt 8 tellingen toe voor elk AOCD uitgangsbit in de reeks. Elke twee 35 tellingen wordt een XOR bewerking uitgevoerd. Het minst significante bit van de telleruitgang is een 500 kHz kloksignaal, terwijl de zeven meest significante teller-uitgangen gebruikt worden voor het opeenvolgend adresseren van het RAM adres PROM. De opeenvolging van bewerkingen 40 is als volgt: 8700478 - 18 - a. In het begin van het volgende stel bewerkingen, grendelen c1k3 het uitgangs AOCD bit in grendel III. De telleruitgang adresseert het eerste byte in het RAM adres PROM 37, dat op zijn beurt het 5 logische bit 31 (hier nog eveneens het fysische bit 31) adresseert in het RAM. SW3 wordt gesloten en SW1 en SW2 zijn open. De uitleesingang van het RAM is werkzaam en de inhoud van het logische RAM adres 31 verschijnt op de 1 bit 10 gegevensgeleider en bijgevolg één ingang van de XOR poort. Het in grendel III gegrendelde bit verschijnt op de andere ingang van de XOR poort.

De XOR uitgang verschijnt op de "D,r ingang van de grendel I.

15 b. Cik 1 en clk2 verschijnen tegelijkertijd met de volgende positieve rand van de 500 kHz elk voor het grendelen van de XOR poortresultaat in de grendel I en de grendel. III.

c. De 1 bit RAM geleidersrichting wordt veranderd 20 in de RAM inleesmodus en met SW1 nu gesloten wordt het XOR resultaat, dat opgeslagen is in grendel I terug-gelezen in het RAM op het logische adres 31.

d. De uitgang van de teller 39 neemt nu toe voor

25 het adresseren van het tweede byte in het RAM

adres PROM dat op zijn beurt het logische bit 0 van de kolom van het RAM 41 adresseert. De RAM geleider wordt omgeschakeld in de "RAM uitlees"-richting en de inhoud van het logische 30 adres 0 wordt weergegeven op één ingang van de XOR poort met SW1 open. SW2 wordt dan gesloten en SW3 wordt geopend voor de rest van de cyclus voor dit bit van de reeks. SW2 stelt de eerder gegrendelde tussenwaarde van grendel II voor 35 voor de andere ingang van de XOR poort, en elk 1 grendelt dit XOR resultaat in grendel I.

e. De richting van de 1 bit RAM geleider wordt veranderd in de RAM inleesmodus en met SW1 nu gesloten wordt het XOR resultaat, dat opgeslagen 40 is in grendel I teruggelezen in het RAM op 8700478 __________—— jss -19-.

het logische adres 0. - f. De telleruitgang 39 neemt nu toe voor het adresseren van het derde byte in het RAM adres PROM 37, dat op zijn beurt het logische bit 1 van

5 de kolom van het RAM 41 adresseert. De RAM

geleider wordt omgezet op de "RAM inlees" richting en de inhoud van het logische adres 1 wordt aangeboden aan één ingang van de XOR poort met SW1 open.

10 SW2 biedt de eerder gegrendelde tussenwaarde van de grendel II aan de andere ingang van de XOR poort aan en elk 1 grendelt dit XOR resultaat in grendel I.

g. De richting van de 1 bit RAM geleider wordt 15 gewijzigd in de RAM inleesmodus en met SW1 nu gesloten wordt het XOR resultaat dat in de grendel I is opgeslagen teruggelezen in het RAM op het logische adres 1.

h. De uitgang van de teller 39 neemt nu toe om het 20 vierde byte in het RAM adres PROM 37 te adres seren, dat op zijn beurt het logische bit 21 van de RAM kolom adresseert. De RAM geleider wordt omgezet in de "RAM uitlees" richting en de inhoud val .het logische adres 21 wordt aan- 25 geboden aan de ingang van de XOR poort met SW1 open.

SW2 biedt de eerder gegrendelde tussenwaarde van grendel II aan de andere ingang van de XOR poort aan en clk1 grendelt dit XOR resultaat 30 in grendel I.

i. De richting van de 1 bit RAM geleider wordt omgezet in de RAM inleesmodus en met SW1 nu gesloten, wordt het XOR resultaat, dat in grendel I is opgeslagen, teruggelezen in het RAM op 35 het logische adres 21.

j. De teller 39 wordt weer verhoogd en adresseert nu het vijfde byte van het RAM adres PROM.

De stappen "a" tot en met "i" worden 31 maal herhaald, waarbij het enige verschil is dat de 40 fysische RAM adressen die overeenstemmen met 87 0 0 4 7 8 - 20 - de in het bovenstaande aangegeven logische adressen elke keer opschuiven wanneer de bovengenoemde stappen herhaald worden. Nadat het gehele proces is beëindigd voor 32 bits van de 5632 bits reeks 5 wordt de teller weer op nul gesteld en wordt het proces 175 maal herhaald.

De verwijzingen naar de logische adressen in de bovenstaande beschrijving zijn voor het geval dat de veelterm P(x) wordt gebruikt als deler. Wanneer de veel-10 term P(1/x) (vergelijking 23) wordt gebruikt, worden de logische RAM adressen veranderd van reeksen van 31-0-1-21 in 31-9-29 respectievelijk 30.

Onmiddellijk na het uitlezen wordt de initialiserings-sectie van het PROM 37 uitgekozen en worden "enen" in 15 elke plaats van het RAM 41 ingelezen. Bij afwisselende subcycli. wordt de omgekeerde veelterm gebruikt als deler.

Dan wordt de tweede sectie 40 uitgekozen en worden de daarin aanwezige 128 bytes 176 maal uitgelezen. Het zal duidelijk zijn, dat het RAM wordt gebruikt om dezelfde 20 functie te verkrijgen als- een schuifregister veelterm- deler, maar zonder de noodzaak van 32 bits schuifregisters of equivalente programmering van een CPU.

Wanneer de resultaatwaarden worden aangeboden aan de vitale processor CPU worden zij gebruikt om check-25 woorden te vormen voor deze uitgangen, die niet specifiek zijn toegestaan in hun "aan" toestanden te zijn als gevolg van de betrekkingen van Boole die zijn geëvalueerd tot hun vereiste "ware" resultaten. De verifiëring en evalueringbewerkingen worden in bijzonderheden in de 30 bovengenoemde octrooiaanvragen beschreven.

Uit het bovenstaande zal het duidelijk zijn, dat voorzien is in een verbeterd informatieverwerkingsstelsel dat geschikt is voor gebruik in spoorwegsignalerings-en besturingstoepassingen. Variaties en wijzigingen in het 35 hier beschreven stelsel evenals andere toepassingen daarvan zullen zich ongetwijfeld voordoen voor de vakman. Dienovereenkomstig dient de bovenstaande beschrijving slechts als toelichting, en niet als beperking te worden opgevat.

-conclusies- 8700478

Claims (21)

1. Werkwijze voor het testen van een signaalkanaal van eên stelsel met een werkcyclus, met het kenmerk, dat de werkwijze de stappen omvat van het opwekken van een aantal opeenvolgende woorden gedurende elk van 5 een aantal opeenvolgende delen van de genoemde cyclus voor het vormen van aantallen woorden, het invoeren van de genoemde aantallen woorden in en het uitvoeren van genoemde aantallen woorden uit het genoemde kanaal gedurende de werkcyclus, het samenvoegen van de genoemde 10 aantallen van uitgevoerde woorden in uitgangswoorden, die het formaat weergeven van de genoemde aantallen woorden en de invloed daarop van het kanaal, en het verifiëren van de werking van het kanaal uit de genoemde uitgangswoorden.

2. Werkwijze volgens conclusie 1, m e t het ken merk, dat de samenvoegingsstap wordt uitgevoerd door het delen van elk woord van het genoemde aantal uitgangswoorden door een veelterm voor het verkrijgen van elk van de uitgangswoorden.

3. Werkwijze volgens conclusie 2, m e t het kenmerk, dat de deelstap wordt uitgevoerd met een andere veelterm gedurende verschillende van de genoemde opeenvolgende delen van de genoemde cyclus.

4. Werkwijze volgens conclusie 3, m e t het 25 kenmerk, dat de verschillende veeltermen twee veeltermen zijn waarbij de ene omgekeerde is van de andere.

5. Werkwijze volgens conclusie 4, m e t het kenmerk, dat de deelstap wordt uitgevoerd met de genoemde ene en de genoemde andere veeltermen gedurende 30 afwisselende van de genoemde opeenvolgende delen van de cyclus.

6. Werkwijze volgens conclusie 1, m e t het kenmerk, dat het kanaal een keten heeft, die de uit- 8700478 *' ' - 22 - gangstoestand daarvan weergeeft, waarbij de genoemde invoer ings- en uitvoeringsstappen worden uitgevoerd door de genoemde aantallen van woorden aan de genoemde keten toe te voeren en de checkwoorden daaruit de detecteren.

7. Werkwijze volgens conclusie 6, waarin de genoemde keten een detector voor het onderbreken van stroom (AOCD) is waarbij de aanwezigheid of de afwezigheid van stroom de toestand van de uitgang weergeeft, met het kenmerk, dat de keten een verzadigbare magnetische 10 kern heeft en een besturingswikkeling, waardoor de stroom, die de toestand aangeeft heengaat, en ingangs- en uitgangs-wikkelingen, waarbij de invoeringsstap wordt uitgevoerd door multibits digitale signalen die de genoemde ingangs-woorden weergeven aan te bieden aan de genoemde ingangs-15 wikkeling en de uitvoeringsstap wordt uitgevoerd door het detecteren van de genoemde digitale signalen bij de genoemde uitgangswikkeling.

8. Werkwijze volgens conclusie 2, m e t het kenmerk, dat de deelstap wordt uitgevoerd met behulp 20 van een RAM die een opslag heeft voor de bits van elk van de genoemde woorden op verschillende plaatsen daarvan door elk bit van elk van de genoemde uitgangswoorden aan te bieden en een aantal logische exclusieve-of bewerkingen in opeenvolging uit te voeren onder gebruik making van 25 elk bit van de. genoemde uitgangswoorden en de bits die zijn opgeslagen op de plaatsen van het genoemde RAM, die zijn uitgekozen ‘in overeenstemming met de genoemde veelterm en het verschuiven van de plaatsen na weergave van een opeenvolgend bit van het genoemde uitgangswoord.

9. Werkwijze volgens conclusie 8, m e t het kenmerk, dat de genoemde plaatsen verkregen worden door het genoemde RAM voor uitlezen en inlezen van bits te adresseren op genoemde uitgekozen plaatsen gedurende elke van de genoemde exclusieve-of bewerkingen voor elk 35 van de bits van de genoemde uitgangswoorden.

10. Werkwijze volgens conclusie 9, gekenmerkt 8700478 - 23 - door de verdere stap van het uitlezen van elk van de plaatsen van het genoemde RAM gedurende elk van genoemde delen van de genoemde cyclus voor het verschaffen van de genoemde uitgangswoorden.

11. Werkwijze volgens conclusie 10, gekenmerkt door de verdere stap van het initialiseren van het genoemde RAM door het inlezen van gelijke bits op alle plaatsen daarvan voorafgaande aan de deelbewerking gedurende elk van de genoemde delen van de genoemde cyclus.

12. Werkwijze volgens conclusie 9, m e t het kenmerk, dat de adresseringsstap wordt uitgevoerd met behulp van een slechts inleesbaar geheugen (ROM) en dat het adresseren van het genoemde RAM en de tijd-besturing van de genoemde exclusieve-of bewerkingen 15 bestuurd wordt met de genoemde ROM, waarbij uitgekozen plaatsen van het genoemde ROM uitgelezen worden gedurende elk van de genoemde delen van de cyclus.

13. Werkwijze volgens conclusie 1,met het kenmerk, dat de stap voor het vormen van het 20 checkwoord wordt uitgevoerd met behulp van de geheugen-middelen die opslag hebben voor multibits woorden, waarbij de invoeringsstap wordt uitgevoerd door het toevoeren van herhaalde reeksen van de genoemde opeenvolgende bits vanuit de geheugenmiddelen aan het kanaal.

14. Werkwijze volgens conclusie 13, met het kenmerk, dat het stelsel een aantal van de genoemde kanalen bevat en dat de genoemde geheugenmiddelen opslag hebben voor een aantal unieke multibits woorden voor elk van de genoemde kanalen, waarbij de genoemde invoerings- 30 stap voor elk kanaal, wordt uitgevoerd met een andere van de genoemde unieke multibits woorden vanuit de genoemde geheugenmiddelen, en dat de genoemde samenvoegings- en verifiëringsstappen apart worden uitgevoerd voor elk genoemd kanaal.

15. Vitaal informatieverwerkingsstelsel geschikt voor 8700478 V V» * ’ - 24 - spoorwegsignalerings- en besturingsbewerkingen en voorzien van middelen voor het detecteren van de toestand van de uitgangen daarvan, voorzien van een stelsel voor het verifiëren van het vitale karakter van de uitgangen 5 vanuit het verwerkingsstelsel op continue wijze gedurende elke cyclus van het verwerkingsstelsel, met het kenmerk, dat het verifiëringsstelsel middelen bevat voor het vormen van een aantal reeksen van bits op herhaalde wijze gedurende elk van een aantal opeenvolgende delen 10 van de cyclus van het stelsel, middelen voor het overdragen van de genoemde reeksen door de genoemde detectiemiddelen voor het verschaffen van uitgangsreeksen die overeenstemmen met de ingangsreeksen en afhankelijk zijn dan de toestand van de uitgangen, middelen voor het samenvoegen van een 15 aantal uitgangsreeksen overeenstemmend met elk aantal ingangsreeksen tot een multibits woord voor gebruik in het genoemde verwerkingsstelsel om de vitale karakteristiek van de genoemde uitgangen te verifiëren.

16. Verificatiestelsel volgens conclusie 15, m e t 20 het kenmerk, dat de samenvoegingsmiddelen middelen bevatten voor het delen van elke reeks in elk aantal reeksen door tenminste één veelterm.

17. Stelsel volgens conclusie 16, met het kenmerk, dat de genoemde deelmiddelen middelen bevat- 25 ten voor het delen van afwisselende aantallen reeksen door verschillende veeltermen.

18. Stelsel volgens conclusie 17, m e t het kenmerk, dat de genoemde middelen voor het delen werkzaam zijn voor het delen van de genoemde afwisselende 30 aantallen reeksen door veeltermen, die eikaars omgekeerde zijn.

19. Stelsel volgens conclusie 16,met het kenmerk, dat de genoemde reeksen elk een bepaald aantal bits hebben, waarbij de deelmiddelen RAM middelen bevatten 35 met plaatsen voor het-°Pslaan van het genoemde bepaalde aantal bits voor elk van de genoemde uitgangen, ROM B700478 * _ «t - 25 - middelen voor het adresseren van de genoemde RAM middelen voor het in werking stellen van inlezen en uitlezen van verschillende plaatsen van de genoemde RAM middelen een aantal malen voor elk bit van elk van de genoemde reeksen, 5 waarbij de genoemde deelmiddelen eveneens logische middelen bevatten die middelen bevatten voor het verschaffen van exclusieve-of bewerkingen en middelen die bestuurbaar zijn door het verwerkingsstelsel voor het uitlezen van het genoemde ROM en het een aantal malen aanbieden van elk bit 1.0 van elke genoemde reeks en elk van de genoemde reeksen aan de genoemde logische middelen gezamenlijk met de inhoud van verschillende plaatsen van de RAM middelen, die zijn uitgekozen in overeenstemming met de genoemde veelterm voor het verschaffen van uitgangswoorden op de genoemde 15 plaatsen in de RAM middelen voor elk aantal van de genoemde reeksen.

20. Stelsel volgens conclusie 19,met het kenmerk, dat de ROM middelen plaatsen hebben voor het adresseren van het genoemde RAM en 'voor het uitvoeren van 20 deling door verschillende veeltermen gedurende de weergave van het aantal reeksen bits die optreden gedurende verschillende van de genoemde opeenvolgende delen van de genoemde cyclus van het stelsel.

21. Stelsel volgens conclusie 19,met het 25 kenmerk, dat de generatiemiddelen geheugenmiddelen bevatten, die een verder ROM bevatten met opslag voor het genoemde gegeven aantal bits dat een uniek woord voor elk van de genoemde uitgangen vormt. 8700478