SU1501067A2 - Устройство дл контрол хода микропрограмм - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Цель изобретени  - расширение функциональных возможностей за счет контрол  значений логических условий при реализации ветвей микропрограмм. Цель достигаетс  тем, что в устройство, содержащее блок 1 пам ти, мультиплексор 2, сумматор 3 по модулю два, регистр 4 результата, первый элемент ИЛИ 5, элемент 6 задержки, регистр 7 данных, блок 8 анализа логических условий, блок 9 модификации кода контрол , счетчик 10, блок 11 элементов И, второй элемент ИЛИ 12, блок 13 элементов ИЛИ-НЕ, первый, второй и третий элементы И 14, 15, 16, дополнительно введены блок 17 управлени  эталонами логических условий, блок 18 формировани  эталонов логических условий, третий элемент ИЛИ 19, четвертый элемент И 20, блок 21 сравнени . Устройство дл  контрол  хода микропрограмм помимо контрол  следовани  микрокоманд (безусловного перехода, ветвлени  по произвольным или модифицируемым адресам, перехода по многоразр дным кодам), микропрограмм и контрол  заданного числа повторений микрокоманд микропрограммы обеспечивает расширение функциональных возможностей контрол  за счет обеспечени  контрол  значений логических условий, используемых при выполнении микрокоманд ветвлени  микропрограммных ветвей с известными эталонными значени ми условий. 3 ил.

Description

Изобретение относитс  к вычислительной -технике, в частности, к устройствам контрол  ЭВМ, и может быть использовано при построении устройств программного и микропрограммного управлени  с высокой достоверностью функционировани ,Цель изобретени  - расширение функциональных возможностей устройства за счет контрол  значений логических условий при реализации ветвей микропрограмм.

На фиг с 1 пpkвeдeнa функциональна  схема устройства; на фиг, 2 - схема блока управлени  эталонами логических условий; на фиг, 3 - схема блока формировани  эталонов логических ус- ловий.

Устройство содержит блок 1 пам - ти, мультиплексор 2, сумматор 3 по модулю два, регистр 4 результата, первый элемент ИЛИ 5, элемент 6 задержки , регистр 7 данных, блок 8 анализа логических условий, блок 9 мо- дификации кода контрол , счетчик 10, блок 11 элементов И, второй элемент ИЛИ 12, блок 13 элементов ИЛИ-НЕ первый 14, второй 15 и третий 16 элементы И, блок 17 управлени  эталонами логических условий, блок 18 формировани  эталонов логических условий, третий элемент ИЛИ 19, четвертьй элемент И 20, схему 21 сравнени , вход 22 обращени  устройства, вход 23 начальной установки устройства, первый тактовый вход 24 устройства, вход 25 адреса микрокоманды устройства , вход 26 логического услови 

0

5

0 5 Q г

устройства, вход 27 записи и вход 28 считывани  логического устройства, вход 29 управлени  режимом устройства , вход 30 кода операции устройства , вход 31 кода контрол  устройства , вход 32 разрешени  контрол  условных переходов устройства, вход 33 разрешени  модификации кода контрол  устройства, второй тактовый вход 34 устройства, выход 35 признака ошибки и выход 36 кода ошибки устройства, вход 37 задани  числа эталонов и вход 38 записи числа эталонов устройства , вход 39 задани  контрол  логических условий устройства, вход 40 записи эталонов и вход 41 задани  кода эталонов устройства и выход 42 признака конца контрол  логических условий устройства.

Блок управлени  эталонами логических условий образуют счетчик 43, первый элемент И 44, элемент ИЛИ 45, второй элемент И 46, элемент 4 7 задержки и элемент И-НЕ 48,

Блок формировани  эталонов логических условий содержит элемент ИЛИ 49, регистр 50 сдвига и элемент И 51.

Устройство работает в двух основных режимах: контроль следовани  микрокоманд микропрограммы с неизвестными (до вьшолнени  микрокоманд) значени ми логических условий (режим 1.) и с известными значени ми этих условий, что соответствует контролю следовани  микрокоманд ветви микропрограммы с контролем значений логических условий (режим 2),

в первом режиме устройство работает следующим образом.

Перед поступлением на входы устройства первой микрокоманды контролируемой микропрограммы на соответствующую линию входа 23 устройства подаетс  сигнал установки в О регистра 4 результата, что исключает по вление единичного сигнала на выходе 35 признака ошибки устройства до начала контрол . На вход 39 устройства подаетс  нулевой код, поступающий на второй вход третьего элемента 20 И и через четвертый и шестой входы соответственно блоков 17 и 18 на элемент И-НЕ 48 и элемент И 51. На выходе элемента И-НЕ 48,  вл ющегос  выходом 42 признака конца контрол  логических условий устройства , вырабатываетс  нулевой сигнал , позвол ющий в режиме 1 продолжать процесс контрол  микропрограммы . С выходов элементов И 20 и 51 (через выход блока 18) нулевые коды поступают на входы схемы 21 сравнени . В св зи с равенством кодов на входах схемы 21 сравнени  указанньм блок формирует нулевой сигнал, поступающий на вход соответствующего разр да контрол  значений логических условий регистра 4 результата. В св зи с тем, что нулевой код на входе 39 устройства устанавливаетс  на все врем  работы устройства в режиме 1j в процесс контрол  следовани  микрокоманд в указанный разр д всегда записываетс  О. Таким образом, на выходе 35 устройства исключаетс  по вление сигнала ошибки по результату контрол  значений логических условий. При этом значени  сигналов на входах 37, 38, 40 и 41 устройства обеспечивающих контроль значений логических условий, могут быть произвольными .

Из микропрограммного устройства управлени  (МУУ) считываетс  перва  (очередна ) микрокоманда, контрольна  часть которой совместно с выработанным МУУ адресом следующей микрокоманды поступает на входы устройства .

Код. адреса следукщей микрокоманды поступает на вход адреса микрокоманды устройства, а код контрол  контрольной части микрокоманды - на вход 31 устройства. Кроме того, в контрольной части микрокоманды могут со0

10676

держатьс  все пол , коды которых управл ют отдельными блоками предлагаемого устройства, т.е. соответствукщие

g входам 27, 28, 29, 31, 32 и 33 устройства , или их часть. В последнем случае пол , соответствующие указанным входам, не включаютс  в контрольную часть микрокоманд, так как  вл Q ютс  операционными и используютс  совместно НУУ дл  вьфаботки следующего адреса и предлагаемым устройством . Пол шг, которые могут стать операционными ,  вл ютс  пол , соответст5 вующие входам 27, 28 и 29.

С входа 31 устройства код контрол  поступает на первьй вход блока 9 модификации кода контрол . Если считанна  микрокоманда - не микрокоманда ветвлени  (безусловного перехода), то на входах 28, 29, 32 и 33 устанавливаютс  н левые коды, блокирующие поступление информации через первьп 14, второй 15 и третий 16 элементы И и блок 11 элементов И из блока 8 анализа логических условий и счетчика 10.

8результате на второй и третий входы блока 9 и на первьй и второй входы элемента ИЛИ 12 поступают О. Так как нулевые коды модификации на входах блока 9 не измен ют разр дов кода контрол , поступаюпщх на вторые входы указанных блоков, на выходе блока

9модификации кода контрол  устанавливаетс  тот же код, что и на первом

5 входе блока 9. По нулевому сигналу с выхода второго элемента ИЛИ 12, поступающему на управл ющий вход мультиплексора 2, код контрол  через второй вход мультиплексора передаетс  на его выход, далее на первый вход сумматора 3 по модулю два, на второй вход которого с входа 25 устройства поступает адрес следукщей микрокоманды. По синхросигналу, поданному с входа 23 устройства, производитс  запись результата выполнени  в блок 3 поразр дной операции ИСКПЮ- ЧАЩЕЕ- ИЛИ в регистр 4 результата.

5

0

0

Наличие 1 хот  бы в одном разр де регистра результата 4 свидетельствуют об ошибке и приводит к вьфа- ботке на выходе первого элемента ИЛИ 5 и выходе 35 признака ошибки устройства сигнала 1. Указанный сигнал может быть использован дл  блокировки выработки синхронизиругсщих импульсов в МУУ или дл  прерывани  микропрограммы с последующей передачей

управлени  микропрограмме диагностики ошибок, использугацей в качестве исходной диагностической информации код на втором выходе 36 устройства.

При отсутствии ошибки формируютс  нулевые коды на выходе регистра 4 результата и на выходах 35 и 36 устройства .

Если на входы устройства (из МУУ) считываетс  микрокоманда перехода (ветвлени ) по модифицируемым логическими услови ми адресам, то на вход 28 считывани  логического услови  поступает код, содержащий в одном из разр дов 1, остальных - О На входы 31 и 25 устройства поступают код контрол , соответствующий данной микрокоманде, и адрес следующей микрокоманды, а на входы 29, 32 устройства и разр ды управлени  блоком 11 элементов И входа 33 устройства , как ив случае контрол  микрокоманд безусловного перехода, - О. Код с входа 28 устройства поступает на третий вход блока 8 анализа логических условий. Указанное логическое условие может быть сформировано на выходе блока 8 либо непосредственно .под управлением данной микрокоманды Iперехода, либо в одной из предьщущих микрокоманд. Дл  МУУ, в которых следующий адрес вырабатываетс  пос ле счифывани  очередной микрокоманды из микропрограммной пам ти используютс  оба способа формировани  логи- ческого услови .

При контроле условных переходов по произвольным микропрограммным адресам удравление выполнением опера- ций приема, запоминани , хранени , считывани  логических условий, осуществл емых блоком 8 анализа логических условий, производитс  с входов 27, 28 и 34 устройства так же, как и при контроле переходов по модифицируемым логическими услови ми адресам. При этом на входе 33 разрешени  модификации кода контрол  устанавливаетс  нулевой код, запрещающий модификацйю кода контрол , установ- ленного на входе 31 устройства в блоке 9 с выходов блока 1 1 элементов И и третьего элемента И 16, На входе 32 разрешени  контрол  условных пере

ходов устройства устанавливаетс  код 1, открывающий по второму входу второй элемент И 15 и обеспечивающий передачу считываемого под управле

j -

5

нием входа 28 устройства бита логического услови  с выхода блока 8 через второй элемент И 15 и на второй вход второго элемента ИЛИ 12, Так как на первом входе второго элемента ИЛИ 12 - о, вследствие маскировани  выхода первого элемента И 14 по его второму входу с входа 29 управлени  режимами устройства, управление мультиплексором 2 осуществл етс  битом указанного логического услови . При нулевом бите услови  на выход мультиплексора 2 передаетс  код контрол , соответствующий одному из адресов перехода и транслируемым без изменений через блок 9 модификации кода контрол  с входа 31 устройства, В противном случае, если бит услови  равен 1, на выход мультиплексора 2 передаетс  код с его первого входа . Формирование указанного кода зависит от организации соответствующего МУУ, В частности при совмещении в МУУ операций считывани  очередной микрокоманды и выработки адреса следующей микрокоманды формирование кода должно производитьс  в микрокоманде , предшествующей микрокоманде формировани  управл ющего мультиплексора 2 бита услови . Именно по разрешающему сигналу на входе 22 устройства по адресу на входе 25 адреса микрокоманды устройства, равного ад- р-есу следующей микрокоманды, производитс  считывание из блока пам ти 1. Код, считанный из блока 1 пам ти, равный второму из контролируемых адресов перехода, к началу следующего цикла записываетс  в регистр 7 данных по сигналу, подаваемому с входа 24 устройства на его первый вход.

Таким образом в следующей микрокоманде на выход мультиплексора 2 подаетс  контрольный код с его первого или второго входа, Вьфаботка сигнала на выходе 35 признака ошибки устройства с использованием блоков 3-5 устройства производитс  описанным ранее образом. При контроле следующих друг за другом микрокоманд условных переходов по произвольным адресам совмещаетс  контроль текущих переходов и выборка из блока 1 пам ти контрольных кодов, используемых в следующих циклах.

Дл  контрол  переходов по многоразр дным кодам, например, по коду операции, адресу микропрограммы обра

9

ботки прерываний и т.п. указанньй к с входа 30 кода операций устройства через информационный вход счетчика 10 предварительно записьшаетс  в эт блок. Запись производитс  при нулевом коде на входе 29 управлени  режмом устройства по синхроимпульсу с входа 34 устройства, поступагадему соответственно на вход управлени  счетом и счетный вход счетчика 10.

При выполнении микрокоманды собсвенно контрол  перехода данного тип ( возможно совмещение записи и контрол  в одной микрокоманде) на входе 32 разрешени  контрол  условных перходов устройства, на входе 29 управлени  режимом и в разр де управлени элементом И 16 входа 33 разрешени  модификации кода контрол  устройств устанавливаютс  нулевые коды. По едничному коду с входа 33 разрешени  модификации кода контрол  устройств через открытые по второму входу элементы И блока 11 на третий вход блока 9 модификации кода контрол  подаютс  разр ды кода из счетчика 10. С входа 31 устройства на первый вход блока 9 подаетс  код контрол , содержащий нули в разр дах, соответствующих считываемым разр дам из счетчика 10. Так как с выхода третьего элемета И 16 на второй вход блока 9 передаетс  О, на выходе указанного блока в соответствии с его функционированием вырабатываетс  код контрол , который по сформированному на элементе ИЖ 12 нулевому сигналу управлени  мультиплексором 2 передаетс  на первый вход сумматора по модулю два 3. Дальнейшие действи  по вьфа- ботке сигналов на выходах 35 и 36 устройства аналогичны описанным.

Контроль правильности повторений одной микрокоманды или группы последовательных микрокоманд заданное число раз осуществл етс  следующим образом.

В предшествующей микрокоманде по нулевому коду на входе 29 управлени  режимами устройства по синхроимпульсу с второго тактового входа 34 устройства производитс  загрузка числа повторений с входа 30 устройства в счетчик 10. В последней микрокоманде группы по входу 29 управлени режимом устройства, установленному в режим счета (код 1) по синхроимпульсу с входа 34 устройства, из содер

10

15

0

1067

10

жимого счетчика 10 вычитаетс  единица . Полученный код из счетчика 10 через блок элементов ИЛИ-НЕ 13, преобразованный последним в битовый код, поступает далее на открытый по второму входу сигналом с входа 29 устройства первый элемент И 14, а затем на второй элемент НЛИ 12, на второй вход которого подаетс  О из блокированного нулевым кодом с входа 32 устройства второго элемента И 15. Таким образом на управл ющем входе мультиплексора 2 устанавливаетс  указанный битовый код. При нулевом значении этого кода, означающегог что необходимо по крайней мере еще раз повторить контролируемую группу микрокоманд , т.е. содержимое счетчика 10 - не нулевое, на выход мультиплексора 2 подаетс  код контрол , транслируемый через блок 9 при маскировании выходов второго 15 и третьего 16 элементов И и блока 11 элементов 25 И нул ми с входов 32, 33 и 31 устройства . Если указанный битовый код равен 1, что означает вьтолнение группы микрокоманд заданное число раз, т.е. в счетчике содержитс  нуль, на выход мультиплексора 2 подаетс  контрольный код из регистра данных 7, записанный в этот регистр после его считывани  в предшествующей микрокоманде из блока 1 пам ти (формирование информации в регистре 7 изложено при описании режима контрол  условных переходов по произвольным адресам). Функционирование блоков 3, 4 и 5 по выработке результатов контрол  на входах 35 и 36 устройства соответствует описанному. Контроль следовани  микрокоманд внутри повтор емой группы обеспечиваетс  любым из описанных выше режимов, не измен ющих содержимое счетчика 10.

0

5

0

О

5

В устройстве возможно совмещение описанных режимов контрол . В частности , обеспечиваетс  проверка в одной микрокоманде переходов по произвольным или модифицируемым адресам и одновременно по части кода счетчика, переходов по модифицируемым логическим условием адресам и одновременно по дополнительному гщ- ресу при равенстве нулю содержимого счетчика. Дл  первой и второй из указанных типов проверок используютс  блоки устройства и коды на его вхо10

n

дах, как это указано при описании режима контрол  переходов по многоразр дным кодам. Кроме того, дл  oбecпeчeни  подачи считываемого под управлением входа 28 устройства из блока 8 на управл ющий вход мультиплексора 2 логического услови  на вхо де 32 устройства устанавливаетс  код 1, обеспечивающий прохождение сигнала услови  через второй элемент И

15(первьй тип проверок). Дл  обеспечени  передачи логического услови 

из блока 8 через третий элемент И

16на второй вход блока 9 с входа 33 устройства подаетс  код

рой тип проверок). В результате обеспечиваетс  коммутаци  соответствующих цепей передачи логического услови  и возможность совместного использо- 20 вани  режимов контрол . Дл  третьего типа совместных проверок используютс  блоки и входы устройства, как это

1 (вто15010

5

Если загрузка счетчика 43 и регистра 50 сдвига осуществл етс  в одном 1щкле с контролем первой микрокоманды контролируемой ветви неко- 5 торой микропрограммы (допустимо загрузку осуществл ть отдельным циклом ) , то отдельные пол  контрольной части микрокоманды поступают на соот ветствующие входы устройства вместе с адресом следующей микрокоманды из МУУ, как и при работе устройства в первом режиме. При этом значени  на входах определ ютс  типом считанной команды (безусловного перехода, ветв

было указано при описании режимов

контрол  правильности повторений мик- 25 лени  по произвольным или модифици- рокоманд заданное число раз и контро- руемым адресам, прехода по многораз- л  переходов по модифицируемым логи- р дным кодам) и подрежимом ее конт- ческими услови ми, адресам.

рол  (например, контроль числа повторений группы микрокоманд), а работа

При работе устройства во втором

рол  (например, контроль числа повторений группы микрокоманд), а работа

режиме (с контролем значений логичес-30 блоков устройства по контролю следовани  адресов осуществл етс  соответственно первому режиму, причем параллельно с контролем значений логических условий.

ких условий) необходимо ввести в блок 17 управлени ми эталонами логических условий и в блок 18 формировани  эталонов логических условий соответственно код числа эталонных значений и коды самих эталонных значений. Указанные коды устанавливаютс  на вхо-г дах 37 и 41 устройства. На входах

38и 40 записи числа и записи эталонов устройства устанавливаютс  сигналы разрешени  записи (соответственно равные О и 1), а на входе

39устройства - единичный сигнал разрешени  контрол  логических условий.

вани  адресов осуществл етс  соотве ственно первому режиму, причем параллельно с контролем значений логи ческих условий.

35 Код с входа 28 считывани  логического услови  устройства поступает параллельно на третий вход блока 8 и вход третьего элемента ИЛИ 19, а бит логического услови  - с выход

40 блока 8 на первые входы второго 15, третьего 16 элементов И и параллель но на третий вход четвертого элемен И 20. В зависимости от того,  вл ет ли перва  микрокоманда микропрограм

По синхросигналу, поступающему с вто-дЗ ветви микрокомандой ветвлени 

или нет, на входе элемента ИЛИ 19 устанавливаетс  соответственно единичный или нулевой код, поступающий на первый вход четвертого элемента 20 И и через п тый вход блока 18 на третий вход элемента И 51. Так как на втором входе указанных элементов И устанавливаетс  единичный сигнал, подаваемый с входа 39 устройства (д элемента И 51 он подаетс  через шес той вход блока 18), то управление прохождением бита логического услов из блока 8 и соответствующего ему эталонного значени  из регистра 50

рого тактового входа 34 устройства через первый вход блока 18 на синхро- вход регистра 50 сдвига, на входах записи и сдвига которого установ тс  единичные сигналы, полученные по сигналу с входа 40 через третий вход блока 18, производитс  запись кода эталонных значений логических условий с входа 41 устройства через четвертый вход блока 18 в регистр 50 сдвига. Тем же синхросигналом, поступающим через первый вход блока 17, элемент 47 задержки через открытый с входа .39 устройства по первому входу эле10

20

1067 . 12

мент И 44 на счетный вход счетчика 43, на входе записи и информационном входе которого установ тс  коды, подаваемые соответственно с входа 38 устройства через третий вход блока 17 и с входа 37 устройства через второй вход блока 17, производитс  запись кода числа эталонных значений логических условий в счетчик 43.

Если загрузка счетчика 43 и регистра 50 сдвига осуществл етс  в одном 1щкле с контролем первой микрокоманды контролируемой ветви неко- 5 торой микропрограммы (допустимо загрузку осуществл ть отдельным циклом ) , то отдельные пол  контрольной части микрокоманды поступают на соответствующие входы устройства вместе с адресом следующей микрокоманды из МУУ, как и при работе устройства в первом режиме. При этом значени  на входах определ ютс  типом считанной команды (безусловного перехода, ветв25 лени  по произвольным или модифици- руемым адресам, прехода по многораз- р дным кодам) и подрежимом ее конт-

лени  по произвольным или модифици- руемым адресам, прехода по многораз- р дным кодам) и подрежимом ее конт-

рол  (например, контроль числа повторений группы микрокоманд), а работа

блоков устройства по контролю следовани  адресов осуществл етс  соответственно первому режиму, причем параллельно с контролем значений логических условий.

Код с входа 28 считывани  логического услови  устройства поступает параллельно на третий вход блока 8 и вход третьего элемента ИЛИ 19, а бит логического услови  - с выхода

блока 8 на первые входы второго 15, третьего 16 элементов И и параллельно на третий вход четвертого элемента И 20. В зависимости от того,  вл етс  ли перва  микрокоманда микропрограм ветви микрокомандой ветвлени 

или нет, на входе элемента ИЛИ 19 устанавливаетс  соответственно единичный или нулевой код, поступающий на первый вход четвертого элемента 20 И и через п тый вход блока 18 на третий вход элемента И 51. Так как на втором входе указанных элементов И устанавливаетс  единичный сигнал, подаваемый с входа 39 устройства (дл  элемента И 51 он подаетс  через шестой вход блока 18), то управление прохождением бита логического услови  из блока 8 и соответствующего ему эталонного значени  из регистра 50

13

сдвига и третьего входа элемента И

20и первого входа элемента И 51 на их выходы осуществл етс  сигналом н их первом и третьем входах. При нулевом сигнале на первом и третьем входах элементов И 20 и 51 происход блокировка вьщачи логического услов и соответствукщего ему эталонного значени . В результате с выхода элемента И 51 и блока 18 и с выхода четвертого элемента И 20 на первый

и второй входы схемы 21 сравнени  поступают О, по которым на выходе последнего вьфабатываетс  нулевой сигнал, поступающий далее на вход соответствующего разр да регистра 4 результата. На другие разр ды регисра 4 результата поступает код с вы- хбда сумматора 3 по модулю два, несущий информацию о контроле следовани  микрокоманд и используемый дл выработки признака и кода ошибки на выходах 35 и 36, как это было описано ранее.

При единичных сигналах на первом и третьем входах элементов И 20 и 5 ( выполн етс  микрокоманда ветвлени  на второй и первьй входы схемы 21 сравнени  считываютс  логическое условие , по которому- осуществл етс  ветвление в микрокоманде, и соответствующее ему эталонное значение. Пр одинаковых значени х на входах схем

21сравнени  вырабатывает на выходе нулевой сигнал. Если значени  на входах схемы 21 различны, то на выходе вырабатываетс  единичный сигна ошибки по контролю значений логических условий,- который записываетс  в соответствующий разр д регистра 4 результата и приводит к по влению ошибки на выходе 35 устройства. Возможные действи  по ошибке контрол  значени  логических условий такие же, как и указанные ранее при описании первого режима работы устройства .

При отсутствии сигнала ошибки на выходе 35 устройства осуществл етс  считывание на входы устройства полей следующей микрокоманды ветви. Если контроль указанной микрокоманды не сопровождаетс  загрузкой счетчика 43 и регистра 50 сдвига, то на входах 38, 40 снимаютс  управл юпще сигналы загрузкой (соответственно устанавливаютс  единичный и нулевой сигналы ) . Если микрокоманда не  вл ет10

01067

14

с  микрокомандой ветвлени , нулевой сигнал с выхода третьего элемента 19 ИЛИ поступает на второй вход элемента И 44 (через п тьм вход блока 17), блокиру  поступление синхросигнала с входа устройства 34, через первый вход блока 17, элемент 47 задержки , элемент И 44 на счетный вход счетчика 43. Таким образом, содержимое счетчика 43 не измен етс . При ненулевом значении счетчика 43 на выходе элемента ИЛИ 45 выработаетс  единичный сигнал, поступающий на 15 первые входы элементов И-НЕ 48 и И 46, На выходе элемента И-НЕ 17 и выходе 42 устройства вырабатываетс  нулевой сигнал незавершенности контрол  значений логических условий. Ну- 20 левой сигнал с п того входа блока 17 (с выхода элемента ИЛИ 19), поступивший на второй вход элемента И 46, формирует нулевой сигнал на его выходе и на втором выходе блока 17, 25 который через второй выход блока 18 поступает на второй вход элемента ИЛИ 49. Так как и на первый вход элемента ИЛИ 49 подаетс  через третий вход блока 18 нулевой сигнал с входа 40 устройства с выхода этого элемента на вход сдвига регистра 50 сдвига поступает нулевой сй гнал. На вход записи регистра 50 сдвига также поступает , сигнал с третьего входа блока 18 (со входа 40 устройства), Нулевые сигналы на входах записи и г. . сдвига регистра 50 сдвига обеспечивают запрет тактировани  по сигналу на его синхровходе. Таким образом, содержимое регистра 50 сдвига не измен етс . Так как на выходе третьего элемента ИПИ 19 вьфабатываетс  нулевой сигнал (микрокоманда не  вл етс  микрокомандой ветвлени ), этим сигналом блокируетс  по вление ошибки по результату контрол  логических значений,.

30

35

40

5

Если очередна  микрокоманда  вл етс  микрокомандой ветвле 1и , то единичный сигнал с выхода третьего элемента ИЛИ 19, поступающий через п тый вход блока 17 на втодые входы соответственно элементов И 44 и 46, снимает блокировку с этих элементов. Та- КИМ образом, на выходе элемента И 46 и далее на втором выходе блока 17, втором входе блока 18, выходе элемента ИЛИ 49 и входе .сдвига регистра 50 сдвига установитс  единичный сигнал разрешени  сдвига. По синхросигналу с входа 34 устройства, поступившему через первый вход блока 18 на синхровход регистра 50 сдвига, происходит сдвиг содержимого этого регистра , в результате которого на его выход поступает следующее эталонное значение логического услови . По тому же синхросигналу, поступившему через первый вход блока 17, элемент 47 задержки, открытьй элемент И 44 на счетный вход счетчика 43 измен етс  (например, уменьшение) его содержимое на единицу. Последующа  работа по сравнению логического услови  и полученного эталонного значени  с.оответствует описанному.

После использовани  последнего эталонного значени  из регистра 50 сдвига содержимое счетчика 43 становитс  равным нулю, В этом случае на выходе элемента ИЛИ 45 вырабатываетс  нулевой сигнал, устанавливающий н

со счетным входом счетчика, вход записи и информационный вход которого  вл ютс  соответственно входом зап и- си и входом задани  числа эталонов устройства, группа выходов счетчика подключена к группе входов элемента ИЛИ, выход которого соединен с первыми входами второго элемента И и

элемента И-НЕ, вторые входы которых объединены соответственно с вторым и третьим входами первого элемента И и подключены соответственно к выходу третьего элемента ИЛИ устройства и входу задани  режима контрол  логических условий устройства, выход элемента И-НЕ  вл етс  выходом признака конца контрол  логических условий устройства, выход второго элемента И соединен с первым входом элемента ИЛИ блока формировани  эталонов . логических условий, второй вход которого объединен с входом записи регистра сдвига и подключен к входу

выходе блока элемента И-НЁ 48 и да- 25 записи эталонов устройства, синхролее на первом выходе блока 17 и выхо- .

де 42 устройства единичный сигнал,

означающий завершение этапа контрол 

значений логических условий. Указанг

ный сигнал может быть использован, 30

например, дл  прерывани  процесса

контрол  микрокоманд.

вход и информационный вход регистра сдвига блока формировани  эталонов логических условий соединены соответ ственно с вторым тактовым входом и входом задани  кода эталона устройства , вход разрешени  сдвига и выход регистра сдвига соединены соответственно с выходом элемента ИЛИ и первы входом элемента И блока формировани  эталонов логических условий, второй и третий входы которого подключены соответственно к входу задани  режима контрол  логических условий устройства и выходу третьего элемента ИЛИ устройства, выход элемента И бло ка формировани  эталонов логических условий соединен с первым входом схе мы сравнени , второй вход которой соединен с выходом четвертого элемента И устройства, первьм и второй входы которого подключены соответственно к выходу третьего элемента ИЛИ и входу задани  режима контрол  логических условий устройства, третий вход четвертого элемента И соединен с выходом блока анализа логических условий, группа входов третьего элемента ИЛИ соединена с группой входов считывани  логических условий устрой ства, выход схемы сравнени  соединен

35

40

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  хода микропрограмм по авт. св. № 1430959, отличающеес  тем, что, с Целью расширени  функциональных возможностей за счет контрол  значений логиче ских условий при р-еали- зации ветвей микропрограмм, в него введены блок управлени  эталонами логических условий, блок формировани  эталонов логических условий, третий элемент ИЛИ, четвертый элемент И, . схема сравнени , причем блок управлени  эталонами логических условий со- держит счетчик, два элемента И, элемент ИЛИ, элемент И-НЕ, элемент задержки , блок формировани  эталонов логических условий содержит регистр сдвига, элемент И, элемент ИЛИ, в блоке управлени  эталонами логических условий первый вход первого элемента И через элемент задержки подключен

   50

   вход и информационный вход регистра сдвига блока формировани  эталонов логических условий соединены соотве ственно с вторым тактовым входом и входом задани  кода эталона устройства , вход разрешени  сдвига и выхо регистра сдвига соединены соответст венно с выходом элемента ИЛИ и перв входом элемента И блока формировани эталонов логических условий, второй и третий входы которого подключены соответственно к входу задани  режи ма контрол  логических условий устройства и выходу третьего элемента ИЛИ устройства, выход элемента И бл ка формировани  эталонов логических условий соединен с первым входом сх мы сравнени , второй вход которой соединен с выходом четвертого элемента И устройства, первьм и второй входы которого подключены соответст венно к выходу третьего элемента ИЛИ и входу задани  режима контрол  логических условий устройства, третий вход четвертого элемента И соединен с выходом блока анализа логических условий, группа входов третьего эле мента ИЛИ соединена с группой входо считывани  логических условий устро ства, выход схемы сравнени  соедине

   к второму тактовому входу устройства, с (т+1)-м входом регистра результавыход первого элемента И соединен

   вход и информационный вход регистра сдвига блока формировани  эталонов логических условий соединены соответственно с вторым тактовым входом и входом задани  кода эталона устройства , вход разрешени  сдвига и выход регистра сдвига соединены соответственно с выходом элемента ИЛИ и первым входом элемента И блока формировани  эталонов логических условий, второй и третий входы которого подключены соответственно к входу задани  режима контрол  логических условий устройства и выходу третьего элемента ИЛИ устройства, выход элемента И блока формировани  эталонов логических условий соединен с первым входом схемы сравнени , второй вход которой соединен с выходом четвертого элемента И устройства, первьм и второй входы которого подключены соответственно к выходу третьего элемента ИЛИ и входу задани  режима контрол  логических условий устройства, третий вход четвертого элемента И соединен с выходом блока анализа логических условий, группа входов третьего элемента ИЛИ соединена с группой входов считывани  логических условий устройства , выход схемы сравнени  соединен

   с (т+1)-м входом регистра результата .

   фие.2