SU1539782A2 - Устройство дл тестового контрол цифровых блоков - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, может быть использовано дл  контрол  цифровых блоков. Целью изобретени   вл етс  повышение надежности и достоверности контрол  за счет обеспечени  режима самоконтрол . Устройство содержит буферный регистр, блок буферной пам ти, блок микропрограммного управлени , блок обмена с контролируемым цифровым блоком, элементы ИЛИ, регистр логических номеров, счетчик логических номеров, блок пам ти, регистр длины вектора тестового набора, счетчик длины вектора тестового набора, выходной коммутатор, элементы И, регистр набора, сигнатурный анализатор входных наборов, сигнатурный анализатор выходных наборов, блок сравнени  с соответствующими св з ми. 6 ил., 1 табл.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  цифровых блоков.

Целью изобретени   вл етс  повышение надежности и достоверности контрол  за очет обеспечени  режима самоконтрол  .

На фиг.1 представлена функциональна  схема предлагаемого устройства; на фиг.2 - то же, блока микропрограм- ного управлени ; на фиг.З же, блока обмена с контролируемым цифровым блоком; на фиг.4 - то же, мультиплексора адреса; на фиг.5 - алгоритм формировани  сигнатуры входного набора; на фиг.6 - алгоритм формировани  сигнатуры выходного набора.

Устройство (фиг.1) содержит шину задани  начальных условий и шину индикации , буферный регистр 1, буферный блок 2 чпам ти, блок 3 микропрограммного управлени , блок 4 обмена с контролируемым цифровым блоком, два элемента ИЛИ 5 и 6, регистр логических 7 номеров, счетчик 8 логических номеров , блок 9 пам ти, регистр 10 длины ,вектора тестового набора, счетчик 11 длины вектора тестового набора, выходной коммутатор 12, два элемента И 13 и 14, регистр 15 набора, сигнатурный анализатор 16 входных наборов, сигнатурный анализатор I7 выходных набо- ров и блок 18 сравнени .

Блок 3 микропрограммного управлени  (фиг.2) содержит модификатор адреса , состо щий из коммутатора 19, программного регистра 20, блока 21 па- пам ти микрокоманд, мультиплексора 22, Шифратора 23, дешифратора 24, адресного

сл

со со 1

00 ГС

к

мультиплексора 25, блока 26 синхронизации , триггеров 27 и 28 и элемента ИЛИ 29, а также блок пам ти, образованный блоком 30 пам ти масок каналов, бло- ком 31 пам ти тестовых наборов и блоками 32 пам ти кодов управлени  коммутаторами входов/выходов.

Блок 4 обмена с контролируемым цифровым блоком (фиг.З) содержит узел пам ти, образованный регистром/33 масок каналов, регистром 34 тестовых наборов и регистром 35 кодов управлени  коммутатором входов/выходов, коммутатор 36 входов/выходов, элемент 37 задержки, разр дный блок 38 сравнени  , элемент ИЛИ 39 и коммутатор 40 результата.

Мультиплексор 25 адреса( фиг.4) содержит регистр 41 адреса тестового набора, коммутатор 42, адресный регистр 43, шифратор 44, регистр 45 конечного адреса тестового набора и схему 46 сравнени .

Микрооперации, выполн емые по ал«- горитмам (фиг.5 и 6), приведены в таблице .

Устройство работает следующим об- разом.

Цифровой контролируемый блок под- ключаетс  к входам/выходам коммутатора входов/выходов блока обмена с контролируемым цифровым блоком (объект контрол , цепи питани  и общего сброс не показаны).

В тесте содержитс  таблица соответстви  логических номеров контролируемого цифрового блока его физическим контактам выходных разъемов, В блок 9 пам ти с шины задани  начальных условий записываютс  физические номера контактов контролируемого цифрового блока, соответствующие логическим номерам . Запись информации в блок 9 пам ти осуществл етс  следующим обра- зом. Код логического номера контакта цифрового контролируемого блока .по входной шине св- зи с ЭВМ заноситс  в регистр 7 логических номеров, а затем в счетчик 8 логических номеров, при этом управление занесением осуществл  етс  элементом ИЛИ 5. По заднему адресу в блок 9 пам ти с входной шины св зи с ЭВМ заноситс  код физического адреса контакта контролируемого блока. С шины задани  начальных условий в блок 3 микропрограммного управлени  занос тс  микропрограммы работы. Адрес микрокоманд заноситс  в програм

Q

,-

0

0

мный регистр 20, коды микрокоманд - в блок 21 пам ти микрокоманд, начальный адрес теста - в регистр 41 адреса тестового набора, конечный адрес - в регистр 45 конечного адреса тестового набора, а коды частоты функционального контрол  и временного положени  строба контрол , обеспечивающего прием информации с контролируемого цифрового блока - в блок 26 синхронизации.

В тестовом наборе, необходимом дл  каждого такта контрол , содержатс  входные воздействи  и эталонные реакции , коды маскировани  каналов цифрового блока и коды управлени  коммутатором входов/выходов. Вначале тестовый набор заноситс  в буферный блок 2 пам ти следующим образом. В счетчик 8 логических номеров через ре-, гистр 7 логических номеров под управлением сигнала с выхода элемента ИЛИ 5 заноситс  начальный логический номер- контакта цифрового контролируемого блока. В счетчик 11 через регистр 10 под управлением сигнала с выхода элемента ИЛИ 6 заноситс  код длины группы шин, которым соответствует данна  тестова  последовательность . Тестовый набор заноситс  в регистр 15 набора. Код информации блока 9 пам ти выбирает информационный разр д буферного блока 2 пам ти, в который записываетс  код информации старшего разр да регистра 15 набора, этот же код записываетс  в сигнатурный анализатор 16 входных наборов. Запись осуществл етс  по микрокомандам , формируемым дешифратором 24. Алгоритм побитной распаковки регистра 15 набора и формировани  сигнатуры входного набора приведен на фиг.5.Запись в сигнатурный анализатор входных наборов 16 осуществл етс  сигналом , поступающим с выхода элемента И 13, который осуществл ет логическое умножение тактового импульса, поступающего с блока 26 синхронизации, и дешифрированной микрокоманды Сдвиг 1, поступающей с дешифратора 24. Г

По микрокоманде блока модификации адреса увеличиваетс  на единицу значение счетчика 8 логических номеров и уменьшаетс  на единицу состо ние счетчика 11 длины векторов тестового набора, а также осуществл етс  сдвиг влево содержимого регистра 15 набора. Процесс записи информации выполн етс 

по новому информационному разр ду буферного блока 2 пам ти, осуществл ет с  также очередна  запись информации в сигнатурный анализатор 16 входных наборов. Приведенные операции повтор .- ютс  до тех пор, пока содержимое счетчика 1 длины векторов не станет равным нулю. По этому сигналу блок 3 микропрограммного управлени  вырабатывает сигнал Занесение, который через элементы ИЛИ 5 и 6 осуществл ет запись содержимого регистров логических номеров 7 и длины тестово.го набора 10 соответственно в счетчик 8 логических номеров и счетчик 11 длины векторов тестового набора. Запись информации в сигнатурный анализатор 16 входных наборов прекращаетс , и он переходит в режим хранени  сигнатуры тестового набора.

Под управлением блока 3 микропрограммного управлени  информаци  из буферного блока 2 пам ти переписываетс  в один из выбранных при помощи буферного регистра 1 блоков пам ти 30, 31 или 32.

После выполнени  процесса записи блок. 3 микропрограммного управлени 

o

5

0

5

анализатор 17 выходных наборов продолжаетс  до тех пор, пока содержимое счетчика длины векторов не станет равным нулю. По этому сигналу блок 3 микропрограммного управлени  вырабатывает сигнал Сравнение, который, поступа  на вход блока 18 сравнени , разрешает сравнение сигнатур входного и выходного тестовых наборов.

Если сравнение сигнатур произошло, осуществл етс  дальнейша  загрузка блоков 30, 31 и 32 пам ти, описанным ранее способом при различных значени х кода выбора устройств на выходах,буферного регистра 1. Если сигнатуры не сравн лись, процесс загрузки прекращаетс , содержимое регистра 15 набора по шине индикации передаетс  в ЭВМ дл  индикации, что позвол ет локализовать место возникновени  неисправности в устройстве контрол .

После заполнени  блоков 30, 31 и 32 пам ти, происходит выдача их содержимого на входы объекта контрол  следующим образом.

По микрокоманде блока 3 микропрограммного управлени  код начального адреса из регистра 41 начального ад

автоматически переходит на подпрограм-30 Рес тестового набора заноситс  в ад

му считывани  информации из выбранного блока 30, 31 или 32 пам ти. При этом информаци  с выхода буферного регистра 1 выбирает необходимое направление коммутатора ДО результата, код с выхода блока 9 пам ти выбирает необходимый информационный разр д при помощи выходного коммутатора 12.

По микрокомандам-блока 3 микропрограммного управлени , приведенным на фиг.6, в регистр 15 набора и сигнатурный анализатор 17 выходных наборов осуществл етс  запись информации с выхода выходного коммутатора 12. Запись в сигнатурный анализатор 17 вы- ходных наборов осуществл етс  по сигналу , поступающему с выхода элемента И 14, осуществл ющего логическое умножение тактового сигнала, поступающего от блока 26 синхронизации, и дешиф- рованной команды Сдвиг 2, поступающей с дешифратора 24.

Затем содержимое счетчика 8 логических номеров увеличиваетс  на единицу , а содержимое счетчика 11 уменьшаетс  на единицу, что обеспечивает коммутацию информации нового логического номера. Процесс заполнени  регистра 15 набора и записи в сигнатурный

5

0

5 0

5

ресный регистр 43 тестовых воздействий . Выбранна  по данному адресу информаци  из блоков 30, 31 и 32 пам ти заноситс  в соответствующие регистры 33, 34 и 35.

Информаци  с выхода регистра 35 управлени  коммутатором входов/выходов обеспечивает управление коммутатором 36 входов/выходов, с выхода регистра 34 тестовых наборов передаютс  коды воздействий и эталонных реакций, коды с выхода регистра 33 масок каналов маскируют незадействованные каналы или каналы, состо ние которых  вл етс  неопределенным. В каждом следующем цикле считывани  информации из блоков 30, 31 и 32 пам ти код с выхода адресного регистра 43 увеличиваетс  на единицу при помощи шифратора 44. Новое значение кода адреса тестового набора через коммутатор 42 заноситс  в адресный регистр 43 и обеспечивает выборку тестов из блоков 30, 31 и 32 пам ти. Процесс формировани  теста продолжаетс  до тех пор, пока содержимое адресного регистра 43 не станет равно коду регистра 45 конечного адреса тестового набора. Сигнал с выхода схемы 46 сравнени  поступает на управ

Claims (1)

1. л ющий вход мультиплексора 22, что обеспечивает перевод адресного регистра 43 в режим хранени  информации, и нова  тестова  последовательность не формируетс . Результаты контрол  с выходов разр дного блока 38 сравнени  через элемент ИЛИ 39 поступает на управл ющий вход мультиплексора 22, что обеспечивает фиксирование резуль- т ата Конец проверки или Bpatf 1 в триггерах 27 и 28 и выдачу сообщени  на шину индикации. На индикацию можно передавать данные, поступающие с выходов коммутатора АО результата и выходного коммутатора 12. Данные побитно накапливаютс  в регистре 15 набора, а затем передаютс  на шину индикации, что позвол ет локализовать неисправности объекта контрол . -Формула изобретени  Устройство дл  тестового контрол  цифровых блоков по авт.св.№ 1251084, отличающеес  тем, что, с целью повышени  достоверности контро- л , оно содержит сигнатурный анализатор входных наборов, сигнатурный анализатор выходных наборов, блок сравнени , регистр логических номеров, регистр длины вектора тестового набора, два элемента ИЛИ и два элемента И, причем информационный вход сигнатурного анализатора входных наборов соединен с п-м выходом регистра набора i (где п - длина тестового набора), вы- ходы сигнатурного анализатора входных наборов соединены с первой группой информационных входов блока сравнени , информационный вход сигнатурного анализатора выходных наборов - с выходом выходного коммутатора, выходы сигнатурного анализатора выходных наборов подключены к второй группе информационных входов блока сравнени , выход Равно которого соединен с входом управлени  переходом блока микропрограммного управлени , выход признака микрокоманд которого подключен к входу разрешени  сравнени  блока сравнени , вход синхронизации сигнатурного анализатора входных наборов - с выходом первого элемента И, вход синхронизации сигнатурного анализатора выходного набора соединен с выходом второе- го элемента И, первые входы первого и второго элементов И подключены к выходу признака синхронизации блока микропрограммного управлени , второй вход первого элемента И подключен к перво

   му выходу признака микрокоманд блока микропрограммного управлени , второй вход второго элемента И соединен с вторым выходом признаков микрокоманд блока микропрограммного управлени , группы информационных входов регистра логических номеров и регистра длины вектора тестового набора подключены к шине задани  начальных условий устройства , выходы регистра логических номеров и регистра длины вектора тесто- вых наборов соединены соответственно с информационными входами счетчика логических номеров и счетчика длины тестового набора, вход записи счетчика логических номеров подключен к выходу первого элемента записи счетт чика длины тестового набора подключен к выходу второго элемента ИЛИ, первые входы первого и второго элементов ИЛИ подключены к третьему и четвертому выходам признаков микрокоманд блока микропрограммного управлени , вторые входы первого и второго элементов ИЛИ подсоединены к шине, задани  начальных условий устройства.

   микро

   Выполн емые действи 

   Н

   - СЛН

   СДЛ

   БПП, СА1

   О

   - 1 -СЛН - 1-СДП

   : 2- РН

   Содержимое регистра

   7логических номеров заноситс  в счетчик

   8логических номеров Содержимое регистра 10 длины вектора тестового набора заноситс  в счетчик 11 длины вектора тестового набора

   ТЕСТОВЫЙ набор заноситс  в регистр 15 набора

   Младший разр д регистра 15 набора заноситс  в буферный блок 2 пам ти и сигнатурный анализатор 16 выходных наборов Проверка на нуль содержимого счетчика длины векторов Вычесть единицу из содержимого счетчиков логических номе-, ров 8 и длины вектора тестового набора 11 Сдвиг содержимого регистра 15 набора вправо

   Шина задани  начальных условий

   Н К контролируемому цифровому Окнуфигг

   От 11 ОтЬ

   Шина ин8и15

   /v.v

   в,п,а

   ЦГ5

   v к контролируемому цифровому &/юку

   Фж.З

   ппдоаК влнарое ннпт шд

   Z8Ј6C5l

   С

   Начало

   (РМ) + СМ

   I

   I

   (Ptto): 2 РН

   (РНоГ - Ml

   Конец J

   )

   1

   (Рилу

   (СЛН)Ч -+C/IH

   (Сй1) -1 + С1М

   Фиг.б