4;: Изобретение относитс к вычислительной технике и может быть использовано в устройствах управлени цифровых вьгаислительных машин. Целью изобретени вл етс повыше ние достоверности функционировани . На фиг. 1 представлена функционал на схема устройства, на фиг. 2 функциональна схема блока анализа логических условийj на фиг, 3 - временна диаграмма работы устройства. Устройство содержит коммутатор 1, счетчик 2 адреса, блок 3 пам ти, регистр 4 микрокоманд, блок 5 анализа логических условий, узел 6 свертк по модулю, счетчик 7, триггер 8, эле менты ИЛИ 9j 10, элементы И 11, 12, элемент НЕ 13, входы 14 кода .команды 15 логического услови перехода, 16 логического услови приема кода команды устройства, первый 17 и второй 18 входы тактовых импульсов устройст ва, входы 19 начальной установки, 20 выборки микрокоманды, 21 логического услови обращени к резервной зоне пам ти устройства, выходы 22 ко да микрооперации, 23 индикации правильной работы, 24 индикации неправильной работы устройства. Блок анализа логическ к условий содержит дешифратор 25, элементы И 26-29, элемент НЕ 30, элементы ШШ 31, 32, выходы 33 признаков режимов приема кода команды, 34 записи адреса перекода, 35 последовательного вы полнени микрокоманд. Устройство работает следуюпр м образом . При включении пита1шй на устройст по входу 19 подаетс сигнал сброса, например, от блока управлени вычислительного устройства (не показано). При этом в счетчике 2 адреса уста навливаетс нулевой код адреса, в ре гистре 4 микрокоманд устанавливаетс нулевой код микрокоманды, счетчик 7 устанавливаетс в О (шина сброса счетчика не показана). Сигналом сброса с входа 19 через элемент ИЛИ 10 сбрасываетс триггер 8, который при этом на выход 23 вьздает признак запре та, например, в блок упра)злени вычислительного устройства.(не показан ) , Сигнал О с выхода 23 в блоке управлени -вычислительного устройства может быть использован, например, дл запрещени выполнени данной микрокоманды процессором.. С выхода триггера В сигнал О поступает также на первый вход- элемента И 29 блока 5, закрыва его дл прохождени тактового импульса с входа 17. При этом блок 5 сигналы на выходе не вьфабатывает. Работа устройства производитс при подаче на входы 17 и 18 тактовых импульсов и на вход 20 сигнала выборки микрокомавды, например, от блока управлени вычислительного устройства (непоказан). Названные сигналы подаютс в соответствии с временной диаграммой (фиг. 3). Сигнал с входа 20 поступает на управл ющий вход блока 3 .пам ти и регистр 4 м1-1крокоманд. Так как счетчик обнулен, то с его второго выхода (второй разр д счетчика) через элемент ИЛИ 9 на второй адресный вход блока 3 пам ти (например, на вход старшего разр да адреса) поступает сигнал О при этом считывание производитс с чеек рабочей зоны блока 3 пам ти. Считанна микрокоманда с блока 3 передаетс на информационньй вход регистра 4 микрокоманд. По заднему фронту сигнала с входа 20 информаци записьшаетс в регистр 4, Микр.окоманда разделена на три пол : в 1-м поле размеп ены логические ус ови режи;ма работы устройства, во 2-м - адрес следующей микрокоманды, в - код операционной части микрокоманды . Признаки логических условий поступают на информационный вход дешифратора 25 блока 3, адрес следующей микрокоманды - на первый вход коммутатора 1, код операционной микрокоманды - на вксход 22 устройства. В предлагаемом устройстве поле логических условий содержит два разр да, состо ние которых определ ет вьшолнение следующих операций (режимов): 00 - прием кода команды, 01 последовательное вьшолнение микрокоманд , 10 - безусловный переход,11 условный переход. Б первом поле может быть и другое количество разр дов. Кроме того, с выхода регистра 4 микроманд сигналы со всех разр дов, включа контрольные , поступают на узел 6 свёртки. Последний производит свертку кода г 1икрокоманды, например, по модулю два, причем при достоверности данных на выходе узла 6 свертки устанавливаетс сигнал V,. Результат с вы3 хода узла 6 свертки поступает на вхо элемента И 11, а через элемент НЕ 13 на вход элемента И 12. На другие входы элементов И 11, 12 с входа 17 поступает тактовый импульс первый (см. временную диаграмму,фиг. 3). При отсутствии в коде микрокоманды ошибки, на выходе элемента И 11 по тактовому импульсу с входа 17 вырабатываетс сигнал, который поступает на вход установки в ноль счетчи ка 7 и вход установки в единицу триг гера 8. По данному сигналу подтверждаетс нулевое состо ние счетчика 7, а триггер 8 устанавливаетс в единич ное состо ние и выдает на выход 23 сигнал разрешени вьшолнени опера .ционной микрокоманды,например в блок управлени вычислительного устройства . Кроме того, сигналом разрешени с выхода триггера 8 открываетс элемент И 29 блока 5. При этом тактовый импульс с входа 17 проходит на стробирующий вход дешифратора 25. Микрокоманда по нулевому адресу блока в 3-м поле содержит пустую операцию, при вьшолнении которой содержимое, например, регистров процессора не измен етс . Во 2-м поле - нулевой ко адреса следующей микрокоманды ив 1-м поле признаков - также нулевой код, что соответствует загрузке. По нулевому коду признака условий, поступающему на информационный вход дешифратора 25, последний вьфабатывает по тактовому импульсу с входа 17 сигнал на выходе 33. Сигнал с выхода 33 дешифратора 25 блока 5 посту пает на первый вход элемента И 28 и на управл ющий вход коммутатора 1. При этом вход 14 подключаетс к информационному входу счетчика 2 адреса . При отсутствии сигнала на вход 16 блок 3 на выходах 34 и 35 сигналов не вьфабатывает, а следовательно и не измен ет содержимого счетчика 2 адреса, при этом и с блока 3 пам ти будет посто нно выбиратьс нулева чейка, т.е. режим ожидани приема кода команды. При наличии сигнала, поступающего на устройство по входу 16, подтверждающего , что код команды на входе 14 выставлен, на выходе элемента И 28 вырабатываетс сигнал. Сигнал с вы-- хода элемента И 28 блока 5 через эле мент ИЛИ 31 поступает на синхронизирукиций вход счетчика 2 адреса. По заднему фронту сигнала с выхода 34 154 . данные, поступающие на информационный вход счетчика 2.адреса, занос тс в последний. Затем, на входе 20 выставл етс сигнал, а на входе 18 тактовьй импульс (фиг. 3). С входа 18 тактовый сигнал поступает через элемент ИЛИ 10 на вход установки в ноль триггера 8, последний сбрасьша- етс и выставл ет на выходе 23 сигнал О. По сигналу с входа 20, аналогично Bbmie описан ному, считьтаетс перва микрокоманда микропрограммы, котора считываетс из рабочей зоны блока 3 по адресу, прин тому в счетчике 2, Считанна микрокоманда заноситс в регистр 4 микрокоманд. Микрокоманда передаетс на выход 22 устройства. После свертки кода микрокоманды в узле 6 свертки по тактовому импульсу с входа 17 при отсутствии ошибки в данных на выходе элемента И 11 вырабатываетс сигнал на вход установки в единицу триггера 8. Триггер 8 устанавливаетс в единичное состо ние и вьщает на выход 23 сигнал индикации правильной работы , т.е. разрешени вьтолнени микрокоманды . В зависимости от кода признаков условий в 1-м поле микрокоманды на дешифраторе 25 блока 5 вырабатываютс сигналы на одном из его выходов, При последовательной выработке микрокоманд из блока 3 пам ти вырабатываетс сигнал на третьем выходе дешифратора 25 блока 5, который через элемент ИЛИ 32 поступает с выхода 35 блока 5 на счетный вход счетчика 2 адреса. При этом содержимое счетчика 2 увеличиваетс на единицу. Микропрограммы имеют и общие (одни и те же) микрокоманды. По коду 10 признака безусловного перехода сигнал вырабатываетс на втором выходе дешифратора 25 блока 5, который через элемент ИЛИ 31 передаетс на синхронизируюш;ий вход счетчика 2 адреса. Так как на коммутатор 1 сигнал с первого выхода дешифратора 25 блока 5 не вырабатываетс , то по сигналу О. с выхода 33 блока 5 через ИЛИ 9 к информационному входу счетчика 2 адреса подключены выходы регистра 4. микрокоманд (код 2-го пол микрокоманды ) . Код 2-го пол микрокоманды по сигналу с выхода 34 блока .5 заноситс в регистр 2 адреса и определ ет адрес следующей микрокоманды, В командах микропрограммы условного перехода используетс признак проверки услови перехода, гфи этомЛ сигнал вьфабатываетс на четвертом выходе дешифратора 25 блока 5. Сигна с четвертого выхода де1иифратора 25 поступает на элементы И 26, 27. На вторые входы элементов Е 26, 27 поступает сигнал с входа 15 устройства, причем на элемент И 27 с входа 15 сигнал поступает через элемент НЕ 30 Сигнал на вход 15 может выставл тьс например,, с флаговой логики продессо ра (не показан). В зависимости от зн ( О или 1) значени (О или сигнала на входе 15, вьфабатываетс сигнал на выходе элемента И 27 или И 26 соответственно , который череэ элемент ИЛИ 31 или, через элемент .ИЛИ 32 поступает на синхронизирующий или счетный соответственно входы счетчика 2 адреса. Это позвол ет изменить пос ледовательность выбираемых микрокоманд в зависимости от значешг сигна ла внешнего услови на входе 15, При выборке и исполнении всей последовательности микрокоманд микропрограммы устройство осуществл ет переход к выборке нулевой чейки. Переход осуществл етс , как было выше описано, по коду 10 признака услови прием . При этом устройство переходит на режим ожидани приема следующей команды с входа 14, т.е. выбираетс посто нно нулева чейка блока 3 пам ти . При возникновении сбо в коде мик рокоманды, считанной с рабочей зоны блока 3 пам ти с узла 6 свертки выдаетс сигнал О, который через эле мент НЕ 13 открывает по второ;му входу элемент И 12. При этом тактовый импульс с входа 17 проходит через элемент И 12 на счетньм вход счетчика 7 подключени резерва,, Сигнал на установку триггера 8 с выхода элемента И 11 не вырабатываетс , поэтому триггер 8 не снимает сигнала запрета с выхода 23. Так как сигналом запрета с входа 23 закрыт элемент И 29 блока 5, то с вьосода названного элемента И 29 сигнгил на стробирующий вход дещифратора 25 не поступает и блок 5 сигналы на шинах 33-35 не вьфабатывает. В результате чего в счетчике 2 адреса сохран етс адрес сбойной мик 1 15 рокомавды. При подаче следующего сигнала обращени на вход 20 с. рабочей зоны блока 3 пам ти считываетс пов- торно та же микрокоманда. Повторное считывание производитс дл определени неисправность это или сбой. При повторном считывании данных с рабочей зоны блока 3 пак ти и их достоверности с выхода узла 6 свертки выдаетс It XII сигнал 1 на вход элементов НЕ 13 и И 11, По тактовому импульсу с входа 17 на выходе элемента И 11 вырабатьшаетс сигнап, которьй поступает на вход установки в ноль счетчика 7 - „ установки в единицу триггера 8. Последний устанавливаетс и вьщает на выход 23 сигнал разрешени , при этом .устройство продолжает исправно функционировать, При повторном считывании микрокоманды с рабочей зоны блока 3 пам ти и обнаружении сбо , на выходе узла 6 свертки вырабатываетс сигнал О, который через элемент НЕ 13 открывает элемент И 12. По тактовому импульсу с входа 17 на выходе элемента И 12 вырабатываетс сигнал, который поступает на счетнью вход счетчика 7 и увеличивает на единицу его содержимое, т.е. на счетчике 7 устанавливаетс сигнал на выходе второго разр да. Сигнал с выхода второго р зр да счетчика 7 поступает через элемент ИЛИ 9 на второй адресный вход блока 3 пам ти, тем самым к выборке подключаетс резервна зона блока 3 пам ти. В счетчике 2 адреса адрес не измен етс , Taij как блок 5 при сигнале запрета с триггера 8 сигналов на выходах 33-35 не вырабатывает. По следующему сигналу с входа 20 происходит считывание той же микрокоманды с резервной зоны чеек блока 3 пам ти. По заднему фронту сигнала с входа 20 считанна с резервной зоны 3 блока микрокоманда записьтаетс в регистр 4 rикpoкoмaнд. При достоверности считанной микрокоманды с узла 6 свертки выдаетс сигнал который открывает элемент И 11. С выхода элемента И 11 сигнал поступает на р;ход установки в ноль счетчика 7 и на вход установки в единицу триггера 8. Счетчик 7 сбрасываетс , на втором адресном входе блока 3 пам ти устанавливаетс сигнал О, тем самым к выборке подключаетс рабоча зона чеек блока 3 пам -. ти, и далее устройство продолжает нор71 мально функционировать как это описано выше. При обнаружении ошибки в коде мик рокоманды, считанной с резервной зоны блока 3 пам ти, вырабатываетс с сигнал на выходе элемента И 12, кото рый увеличивает содержимое счетчика 7 на единицу. При этом в названномсчетчике 7 устанавливаетс единица в первом и во втором разр дах. Триггер 8 продолжает находитьс в сброшенном состо нии, так как на выходе элемента И 11 сигнал не вырабатываетс , и с выхода триггера 8 продолжа етс выдача сигнала запрета на выход 23. В результате чего изменени адреса в счетчике 2 адреса не происходит . С второго выхода счетчика 7 выдаетс сигнал 1, который через элемент ИЛИ 9 поступает на второй адрес ный вход блока 3 пам ти, тем самым подключа к выборке резервную зону чеек блока 3 пам ти. По следующему сигналу обращени с шины 20 выбираетс повторно та же микрокоманда с резервной зоны блока 3 пам ти. Аналогично, при достоверности считанной микрокоманды на выходе элемента И 11 вырабатываетс сигнал, который сбрасывает счетчик и устанавливает триггер 8. Последний выставл ет сигнал разрешени на выхо де 23, а счетчик 7 подключает к выборке рабочую зону блока 3 и устройство продолжает исправно функционировать . При обнаружении сбо в коде микро команды, аналогично описанному, на выходе элемента И 12 вырабатываетс сигнал, который поступает на счетный вход счетчика 7 и увеличивает его содержимое на единицу. При этом в счетчике 7 устанавливаетс единица в третьем разр де так как предьщущее значение счетчика 7 равн лось трем. Сигнал с третьего разр да упо м нутого счетчика 7 поступает на вы ход 24 устройства и сигнализирует о его неисправности. Данный сигнал мо жет использоватьс , например, дл останова устройства-. Дп проверки и правности чеек пам ти резервной зо ны .блока 3 пам ти, например, в диаг ностических тестах, используетс вт рой вход элемента ИЛИ 9. По входу 21 на вход элемента ИЛИ 9 подаетс сигнал, например-, от блока управлени вычислительного устройства, (не . 158 показан).. С выхода элемента ИЛИ 9 сигнал поступает на второй адресньп вход блока 3 пам ти, при этом к выборке будет посто нно подключена резервна зона блока 3 пам ти. По наличию сигнала на входе 21 суд т о неисправности чеек пам ти резервной зоны блока 3. Формула изобретени Микропрограммное устройство управлени , содержащее коммутатор, счетчик адреса, блок пам ти, регистр микрокоманд , узел свертки по модулю, триггер, два элемента РШИ, два элемента И, причем выход коммутатора подключен к информационному входу счетчика адреса, выход которого подключен к входу младших разр дов адреса блока пам ти, вькод которого подключен к информационному входу регистра микрокоманд, выход пол операционной части м1-1крокоманды регистра микрокоманд подключен к выходу кода микрооперации устройства, информационному входу узла свертки по модулю, первый информационный вход коммутатора подключен к входу кода команды устройства, отличающеес тем, что, с целью повышени достоверности функционировани , в него введелы элемент НЕ, счетчики и блок ана-i лиза логических условий, причем вход выборки микрокоманды устройства подключен к входу записи - считывани блока пам ти и к синхровходу регистра микрокоманд, вход начальной установки устройства подключен к входам установки в ноль счетчика адреса и регистра микрокоманд и к первому входу первого элемента ИЛИ, выход которого подключен к входу установки в ноль триггера, первый вход тактовых импульсов устройства подключен к первому стробирующему входу блока анализа логических условий и к первым входам первого и второго элементов И, выход первого элемента .И подключен к входу установки в ноль с4етчика и к входу установки в единицу триггера, выход которого подключен к выходу индикации правильной работы устройства и к входу разрешени ана лиза логических условий, выход узла свертки по модулю подключен к второму входу первого элемента И и через элемент НЕ - к второму входу второго элемента И, выход которого подключен к счетному входу счетчика, выходы второго и третьего разр дов которого подключены соответственно к перво му входу второго элемента ИЛИ и к вы ходу индикации неправильной работы устройства, вход логического услови обращени к резервной $оне пам ти устройства подключен к второму входу второго элемента ИЛИ, выход которого подключен к входу старшего разр да адреса блока пам ти, выходы призна™ ков режимов приема кода команды, записи адреса перехода и последователь ного выполнени микрокоманд блока анализа логических условий подключены соответственно к управл юще угу вхо ду комг-гутатора, входу записи и счетному входу счетчика адреса, выводы пол адреса следующей микрокоманды и пол логических условий режима регистра микрокоманд подключены соответственно к BTopoi v информационному входу коммутатора и к информационном входу блока анализа логических усло ВИЙ, второй и третий, стробируювще входы которого подключены соответственно к входам логических условий пе рехода и приема кода команды устройства , второй вход тактовых имп льсов устройства подключен к второму входу первого элемента ИЛИ, причем блок анализа логических условий содержит дешифратор, четыре элемента И, два элемента ИЛИ и элемент НЕ, первый стробирующий вход блока анализа логи ческих условий подключен к первому входу первого элементаИ блока анали за логических условий, второй вход и выход которого подключены соответственно к входу разрешени анализа Уюгических условий блока анализа л/огических условий и к стробирующему входу дешифратора, информационный вход которого подключен к информационному входу блока, анализа логически, условий, второй С1робирующий вход блока анализа логических условий подключен к первому Еходу второго элемента И блока анализа логических условий и через элемент НЕ блока анали за логических условий - к первому входу третьего элемента И блока анализа логических условий, первый выход дешифратора подключен к первому входу четвертого .элемента И блока анализа логических условий, второй вход и выход которого подключены соответственно к третьеачу стробирующему входу блока анализа-логических условий и к первому входу первого элемента ИЛИ блока анализа логических условий, второй и трет11й входы которого подключены соответственно к второму выходу дешифратора и к вьпсоду третьего элемента И блока анализа логических условий, выход второго элемента И блока анализа логических условий подключен к первому входу второго элемента ИЛИ блока ангзлиза логических условий, второй вход которого подключен к третьему выходу дешифратора, четвертый выход которого подключен к вторым входам второго и третьего элементов И блока анализа логических условий, вькоды которых подключены соответственно к выходам признаков режимов записи адреса перехода и последовательного вьтолнени микрокоманд блока анализа .логических условий, выход признака режима приема кода команды блока анализа логических ус лов ий подключен к первому выходу дешифратора.
2zr
fff
.2