SU1179348A1

SU1179348A1 - Устройство дл автоматического контрол блоков

Info

Publication number: SU1179348A1
Application number: SU843696426A
Authority: SU
Inventors: Александр Владимирович Шер; Николай Евдокимович Щегельский; Николай Николаевич Новиков
Original assignee: Предприятие П/Я Р-6891; Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority date: 1984-01-27
Filing date: 1984-01-27
Publication date: 1985-09-15

Abstract

УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ БЛОКОВ, содержащее дешифратор, группу коммутаторов, блок контрол , включающий группу формирователей импульсов и группу регистраторов и блок управлени , содержащий узел пам ти , узел ввода информации и узел сравнени , причем группа входов признаков номера контролируемого контакта узла пам ти соединена с группой входов дешифратора , выходы которого соединены с управл ющими входами соответствующих коммутаторов группы, выходы формирователей импульсов группы и выходы контролируемого блока соединены с информационными входами соответствующих коммутаторов группы, выходы признаков тестовой комбинации узла пам ти блока управлени соединены с входами формирователей импульсов группы, группа выходов признаков режима работы узла пам ти блока управлени соединена с группой входов режима работы контролируемого блока, информационные входы регистраторов группы и контролируемого блока соединены с первыми информационными выходами соответствующих Коммутаторов группы, управл ющие входы регистраторов группы соединены с выходами признаков типа преобразовани узла пам ти, выходы регистраторов группы соединены с первой группой информационных входов узла сравнени , вход узла ввода информации соединен с информационным входом узла пам ти, группа выходов признаков эталонного кода которого соединеиа с второй группой информационных входов узла сравнени , отличающеес тем, что, с целью повышени достоверности контрол устройства, в него введены группа пороговых элементов, группа элементов задержки, две группы элементов И элемент ИЛИ, регистр прерываний и регистр маски, а в блок управлени введены генератор импульсов, элемент И и узел запуска, содержащий группу элементов И, три элемента ИЛИ, два триггера, регистр номера операции, две группы индикаторных элементов , переключатель сброса и переключатель пуска, причем вторые информационные входы коммутаторов группы соединены с входами соответствующих пороговых элементов группы, выходы которых соединены непоi средственно с первыми входами и через соответствующие элементы задержки группы (Л с вторыми входами соответствующих элементов И первой группы, выходы которых соединены с информационными входами регистра прерываний, выходы которого соединены с первыми входами элементов И второй группы, выходы которых соединены с входами элемента ИЛИ, выходы элемента ИЛИ и узла сравнени блока управлени соединены с входами соответствующих индикаторных элементов первой группы узла запуска и соответствующими входами со вого элемента ИЛИ узла запуска, выход первого элемента ИЛИ узла запуска соеди4 нен с первыми входами элементов И группы 00 узла запуска, вторые входы которых соединены с выходами признаков номера операции узла пам ти, выходы элементов И группы узла запуска соединены с информационными входами регистра номера операции, выходы которого соединены с входами индикаторных элементов второй группы, первые входы второго и третьего элементов ИЛИ узла запуска объединены и через переключатель сброса соединены с шиной нулевого потенциала, выход второго элемента ИЛИ узла запуска соединен с нулевым входом первого триггера, пр мой выход которого соединен с первым

Description

входом элемента И блока управлени , второй вход которого соединен с выходом генератора импульсов, выход элемента И блока управлени соединен со стробирующим входом узла сравнени , выход третьего элемента ИЛИ узла запуска соединен с входом сброса регистра номера операции и нулевым входом второго триггера, пр мой выход которого соединен с вторым входом второго элемента ИЛИ узла запуска, второй вход третьего элемента ИЛИ узла запуска и единичный вход первого триггера объединены и через переключатель пуска соединены с шинами нулевого и единичного потенциалов, единичный вход второго триггера соединен с выходом первого элемента ИЛИ узла запуска, пр мой выход первого триггера соединен с входом соответствующего индикаторного элемента первой группы узла запуска и входом чтени узла пам ти, третий вход второго элемента ИЛИ узла запуска соединен с выходом признака останова узла пам ти, информационные входы регистра маски соединены с выходами признаков кода маски узла пам ти, входы сброса регистра прерываний и регистра маски со .единены с выходами сброса узла пам ти, вторые входы элементов И второй группы соединены с соответствующими выходами регистра маски.

1

Изобретение относитс к контрольноизмерительной и вычислительной технике и может быть использовано при построении систем контрол широкого класса объектов.

Цель изобретени - повышение достоверности контрол устройства.

На фиг. 1 приведена функциональна схема устройства дл автоматического контрол блоков; на фиг. 2 - функциональна схема блока управлени ; на фиг. 3 - функциональна схема блока контрол ; на фиг. 4 функциональна схема узла запуска; на фиг. 5 - распределение разр дов чеек узла пам ти.

Устройство содержит блок 1 управлени , дешифратор 2, группу 3 одновходовых коммутаторов , элемент ИЛИ 4, блок 5 контрол , группу 6 пороговых элементов, группу 7 элементов задержки, первую 8 и вторую 9 группы элементов И, регистр 10 прерываний и регистр 11 маски. Контролируемый блок 12 имеет управл ющий вход 13, информационный вход 14 и информационный выход 15.

Блок 1 управлени содержит узел 16 ввода информации, узел 17 пам ти, элемент И 18, генератор 19 импульсов, узел 20 сравнени и узел 21 запуска.

Блок 5 контрол содержит группу 22 формирователей импульсов и группу 23 регистраторов .

Узел 21 запуска содержит переключатель 24 сброса, переключатель пуска 25, второй 26, третий 27 и первый 28 элементы ИЛИ, триггеры 29 и 30, группу 31 элементов И, регистр 32 номера операции и группы 33 и 34 индикаторных элементов.

Устройство дл автоматического контрол блоков работает следующим образом. В узел 17 пам ти с помощью узла 16 ввода информации загружаетс программа

контрол блока. Затем переключателем 24 сброса устанавливаютс в нулевое состо ние триггеры 29 и 30 и регистр 32 номера операции . С помощью переключател 25 пуска устанавливаетс в единичное состо ние первый триггер 29. Сигнал с его выхода поступает на вход чтени узла 17 пам ти, устанавлива нулевой адрес выбираемой чейки и разреша считывание информации (синхронизирующие сигналы, по которым

осуществл етс считывание инфор.мации не показано). Состо ние триггера 29 индицируетс одним из индикаторных элементов первой группы 33. Устройство контролирует непосредственно состо ние выходных цепей контролируемого блока 12. Внутренние цепи

контролируютс , если имеют ложную св зь с выходными цеп ми или если в результате наличи ложных св зей между внутренними цеп ми выдаетс несанкционированный сигнал на внешние цепи.

Работа устройства определ етс содержимым узла 17 пам ти. Информаци в первой чейке узла 17 пам ти содержит признаки , которые устанавливают в исходное состо ние регистр 10 прерывани , а регистр 11 маски устанавливаетс в состо ние разрешени прерывани по выходам контролируемого блока 12, на которых не должно быть сигналов. Блок 5 контрол через группу 3 одновходовых коммутаторов с помощью группы 23 регистраторов преобразует сигналы , поступающие с выходов контролируемого

блока 12, в код, соответствующий амплитуде, длительности или фазе сигнала. Код с выхода регистратора группы 23 поступает на узел 20 сравнени , где сравниваетс с эталонным, записанным в чейке пам ти узла 17 пам ти. При несравнении сигнал с выхода узла 20

сравнени через элемент ИЛИ 28 узла 21 запуска записывает код номера операции с соответствующих разр дов узла 17 пам ти на регистр 32 номера операции и устанавливает в единичное состо ние второй триггер 30, сигнал, с единичного выхода которого устанавливает в нулевое состо ние триггер 29. останавлива работу устройства, состо ние узла 20 сравнени индицируетс соответствующим индикатором первой группы 33, состо ние регистра 32 номера операции на которой произощло иесравнение, индицируетс второй группой 34 индикаторных элементов . При наличии ложных внутренних св зей в контролируемом блоке 12, привод щих к по влению сигнала на выходах, где эти сигналы должны отсутствовать. По вление сигналов на выходах блока 12, не участвующих в данной проверке, фиксируетс с помощью группы 6 пороговых элементов. Сигналы с выходов контролируемого блока 12, не участвующих в проверке блока, поступают на входы соответствующих пороговых элементов группы б через вторые выходы тех одновходовых коммутаторов группы 3, на управл ющих входах которых присутствуют нулевые сигналы. Группа 7 элементов задержки введена дл того, чтобы исключить ложные сигналы неисправности, возникающие из-за наличи емкостных св зей между внутренними цеп ми. Сигнал с выхода порогового элемента группы 6 поступает на информационный вход соответствующего разр да регистра 10 прерываний через соответствующий элемент И группы 8. Сигнал с выхода регистра 10 прерываний при наличии разрешающего сигнала на выходе соответствующего разр да регистра 11 маски через соответствующий элемент И второй группы 9 и элемент ИЛИ 4 поступает на соответствующий вход первого элемента ИЛИ 28 узла 21 запуска. По этому сигналу также происходит останов устройства . Состо ние элемента ИЛИ 4 индицируетс соответствующим индикаторным элементом первой группы 33.

на 13 на 2

на 5

Усепанобление )f- го tfodcr Mcrc/fu

J - ыи рабочий такт

OfTfZQ Ofn

Фиг.

CSpoc Zc.. на 2О на 10 на }1 на 12 на наЗГ

Claims

УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ БЛОКОВ, содержащее дешифратор, группу коммутаторов, блок контроля, включающий группу формирователей импульсов и группу регистраторов и блок управления, содержащий узел памяти, узел ввода информации и узел сравнения, причем группа входов признаков номера контролируемого контакта узла памяти соединена с группой входов дешифратора, выходы которого соединены с управляющими входами соответствующих коммутаторов группы, выходы формирователей импульсов группы и выходы контролируемого блока соединены с информационными входами соответствующих коммутаторов группы, выходы признаков тестовой комбинации узла памяти блока управления соединены с входами формирователей импульсов группы, группа выходов признаков режима работы узла памяти блока управления соединена с группой входов режима работы контролируемого блока, информационные входы регистраторов группы и контролируемого блока соединены с первыми информационными выходами соответствующих Коммутаторов группы, управляющие входы регистраторов группы соединены с выходами признаков типа преобразования узла памяти, выходы регистраторов группы соединены с первой группой информационных входов узла сравнения, вход узла ввода информации соединен с информационным входом узла памяти, группа выходов признаков эталон- ного кода которого соединена с второй группой информационных входов узла сравнения, отличающееся тем, что, с целью повышения достоверности контроля устройства, в него введены группа пороговых элементов, группа элементов задержки, две группы элементов И элемент ИЛИ, регистр прерываний и регистр маски, а в блок управления введены генератор импульсов, элемент И и узел запуска, содержащий группу элементов И, три элемента ИЛИ, два триггера, регистр номера операции, две группы индикаторных элементов, переключатель сброса и переключатель пуска, причем вторые информационные входы коммутаторов группы соединены с входами соответствующих пороговых элементов группы, выходы которых соединены непосредственно с первыми входами и через соответствующие элементы задержки группы с вторыми входами соответствующих элементов И первой группы, выходы которых соединены с информационными входами регистра прерываний, выходы которого соединены с первыми входами элементов И второй группы, выходы которых соединены с входами элемента ИЛИ, выходы элемента ИЛИ и узла сравнения блока управления соединены с входами соответствующих индикаторных элементов первой группы узла запуска и соответствующими входами первого элемента ИЛИ узла запуска, выход первого элемента ИЛИ узла запуска соединен с первыми входами элементов И группы узла запуска, вторые входы которых соединены с выходами признаков номера операции узла памяти, выходы элементов И группы узла запуска соединены с информационными входами регистра номера операции, выходы которого соединены с входами индикаторных элементов второй группы, первые входы второго и третьего элементов ИЛИ узла запуска объединены и через переключатель сброса соединены с шинои нулевого потенциала, выход второго элемента ИЛИ узла запуска соединен с нулевым входом первого триггера, прямой выход которого соединен с первым входом элемента И блока управления, второй вход которого соединен с выходом генератора импульсов, выход элемента И блока управления соединен со стробирующим входом узла сравнения, выход третьего элемента ИЛИ узла запуска соединен с входом сброса регистра номера операции и нулевым входом второго триггера, прямой выход которого соединен с вторым входом второго элемента ИЛИ узла запуска, второй вход третьего элемента ИЛИ узла запуска и единичный вход первого триггера объединены и через переключатель пуска соединены с шинами нулевого и единичного потенциалов, единичный вход второго тригге ра соединен с выходом первого элемента ИЛИ узла запуска, прямой выход первого триггера соединен с входом соответствующего индикаторного элемента первой группы узла запуска и входом чтения узла памяти, третий вход второго элемента ИЛИ узла запуска соединен с выходом признака останова узла памяти, информационные входы регистра маски соединены с выходами признаков кода маски узла памяти, входы сброса регистра прерываний и регистра маски со.единены с выходами сброса узла памяти, вторые входы элементов И второй группы соединены с соответствующими выходами регистра маски.