SU741321A1 - Посто нное запоминающее устройство - Google Patents
Посто нное запоминающее устройство Download PDFInfo
- Publication number
- SU741321A1 SU741321A1 SU742026120A SU2026120A SU741321A1 SU 741321 A1 SU741321 A1 SU 741321A1 SU 742026120 A SU742026120 A SU 742026120A SU 2026120 A SU2026120 A SU 2026120A SU 741321 A1 SU741321 A1 SU 741321A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- elements
- outputs
- output
- inputs
- Prior art date
Links
Description
(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
I
Изобретение относитс к вычислительной технике и может быть использовано в запоминающих устройствах ЦВМ с параллельной обработкой информации.
Известно посто нное запоминающее устройство с выдачей информации в параллельном коде, содержащее регистр адреса с многовходовыми элементами ИЛИ на его выходах , счетчик с элементами И на его выходах , кольцевые пересчетные схемы, общий элемент ИЛИ, схему пуска и останова 1.
Недостатком такого устройства вл етс низкое быстродействие, которое определ етс временем заполнени кодового счетчика.
Наиболее близким техническим рещением к данному изобретению вл етс посто нное запоминающее устройство, содержащее регистр адреса, соединенный через дещифратор с адресными щинами, кольцевые пересчетные блоки, кодовый счетчик, разр дные выходы которого подсоединены к первым входам выходных элементов И, многовходовые элементы ИЛИ, соединенные по входам с адресными шинами и по выходам с соответствующими элементами кольцевых пересчетных блоков, выходы которых подключены ко входам элемента И, выхдд которого
подключен через линию задержки к щине установки в исходное состо ние и ко вторым входам выходных элементов И 2.
Однако это устройство характеризуетс
невысоким быстродействием, определ емым
с временем заполнени кодового счетчика,
в котором формируетс считываемое слово.
Целью изобретени вл етс повыщение быстродействи устройства.
Claims (2)
- Цель достигаетс тем, что в предлагаемое 10 устройство введены дополнительно две группы элементов ИЛИ, m элементов И(где m - количество групп считываемых слов), кольцевой регистр сдвига на п Хт разр дов, (где п - разр дность считываемых слов), инвертор, вход которого соединен с выходом пересчетного блока и первыми входами элементов И, а выход - с дополнительным входом второго элемента И, выход которого соединен со входом регистра сдвига, установочный вход которого соединен с выходом 20 линии задержки, щины опроса разр дных слов - с выходами элементов И, вторые входы которых соединены с соответствующими выходами элементов ИЛИ первой дополнительной группы, входы которых соединены с выходами дешифратора адреса, выходы элементов ИЛИ второй дополнительной группы соединены с информационными выходами устройства, а их входы - соответственно с одноименными разр дными выходами регистра сдвига. На чертеже представлена блок-схема описываемого устройства. Оно содержит регистр 1 адреса, адресную шину 2, дешифратор 3 адреса, элементы - 4-8 ИЛИ, пересчетный блок 5, соСТОЯШ .ИЙ из чеек 6-1 -6-8 пам ти, шину 7 установки устройства в исходное состо ние, блок 8 пуска и останова, линию 9 задержки, элементы 10 и И И, генератор 12, шину 13 пуска и останова, инвертор 14, элементы 15-1, 15-2 И, кольцевой регистр 16 сдвига, шины 17 опроса разр дных слов, элементы 18-1, 18-2, 19-1 - 19-8 ИЛИ, чейки 20-120-16 пам ти кольцевого регистра сдвига. Кольцевой регистр 16 сдвига предназначен дл записи начального кода числа, определ емого подсоединением информационных входов кольцевого регистра 16 сдвига с установочным входом. Элементы 4-1-4-8, 18-1, 18-2 ИЛИ предназначены дл организации произвольной выборки слов по данному адресу путем подсоединени входов этих элементов к выходам дешифратора 3 адреса. Информационный вход регистра 1 адреса соединен с адресной шиной 2 устройства, а выход - со входом дешифратора 3 адреса, выходы которого соединены с соответствующими входами элементов 4-1-4-8 ИЛИ, выходы которых соединены соответственно с информационными входами пересчетного блока 5, которыми вл ютс входы чеек 6-1-6-8 пам ти. Установочный вход пересчетного блока 5 соединен с шиной 7 установки в исходное состо ние устройства, с установочными входами регистра 1 адреса и блока 8 пуска и останова и с выходом линии 9 задержки, а счетный вход - с выходом первого элемента 10 И, первый вход которого соединен с первым входом второго элемента 11 И и с выходом генератора 12, второй вход - со вторым входом второго элемента 11 И и с выходом блока 8 пуска и останова, вход которого соединен с шиной 13 пуска и останова устройства. Вход инвертора 14 соединен с выходом пересчетного блока 5 и первыми входами элементов 15-1, 15-2 И, а выход - с дополнительным входом второго элемента 11 И, выход которого соединен со входом кольцевого регистра 16 сдвига, установочный вход которого соединен с выходом линии 9 задержки. Шины 17 опроса разр дных слов соединены с соответствующими выходами элементов 15-1, 15-2 И, вторые входы которых соединены с соответствующими выходами элементов 18-1, 18-2 ИЛИ, входы которых соединены соответственно с выходами дешифратора 3 адреса. Выходы элементов 19-1 -19-8 ИЛИ соединены с информационными выходами устройства, а их входы - соответственно с одноименными разр дными выходами регистра 16 сдвига, которыми вл ютс выходы его чеек 20-1-20-16 пам ти . Устройство работает следующим образом. В исходном состо нии в регистре 1 адреса и пересчетном блоке 5 записан нулевой код числа, а в кольцевом регистре 16 сдвига начальный код числа. При подаче кода адреса на адресную шину 2 устройства возбуждаетс один выход дешифратора 3 адреса , с которого разрешающий сигнал через элементы 4-1-4-8 ИЛИ и 18-1, 18-2 ИЛИ поступает соответственно на информационный вход одной чейки 6 пам ти пересчетного блока 5 и второй вход одного из элементов 15 И. С приходом импульса с генератора 12 на вторые входы элементов 10 и И И и сигнала с шины 13 пуска и останова через блок 8 пуска и останова на первые входы элементов 10 и 11 И, на выходе этих элементов формируютс сигналы, по которым в подготовленную чейку 6 пам ти записываетс «1, а в кольцевом регистре 16 сдвига информаци сдвигаетс на один разр д . С приходом каждого следуюш,его импульса с генератора 12 в пересчетном блоке 5 «1 переноситс в последующую чейку 6 пам ти, а в кольцевом регистре 16 сдвига информаци сдвигаетс на один разр д . Сигнал, сформировавшийс на выходе пересчетного блока 5, поступает через инвертор 14 на дополнительный вход элемента 11 И, закрыва его, и на первые входы элементов 15-..1, 15-2 И, формиру на соответствующей шине 17 опроса разр дных слов импульс считывани из чеек 20-1 - 20-16 пам ти информации, записанной в них к этому моменту времени, котора через элементы 19-1 -19-8 ИЛИ поступает на информационные выходы устройства. Сигнал с выхода пересчетного блока 5 через линию 9 задержки производит установку элементов устройства в исходное состо ние, и устройство готово к следующему обращению. Количество разр дов кольцевого регистра сдвига п Хт равно количеству записанных в устройство различных слов, а общее количество записанных слов равно количеству выходов дещифратора адреса. При этом в качестве начального кода может быть использован, например, код ориентированного цикла, образующий ориентированный эйлеров граф. В описываемом устройстве наибольшее врем выборки равно л тактам, а в устройстве-прототипе это врем равн етс 2 тактам , следовательно, предлагаемое устройство имеет большее быстродействие, чем и определ етс его достоинство. Формула изобретени Посто нное запоминающее устройство, содержащее регистр адреса, информациейный вход которого соединен с адресной шиной устройства, а выход - со входом дешифратора адреса, выходы которого соединены с соответствующими входами элементов ИЛИ, выходы которых соединены с информационными входами дересчетного блока, установочный вход которого соединен с шиной установки в исходное состо ние устройства , с установочными входами регистра адреса и блока пуска и останова и с выходом линии задержки, а счетный вход - с выходом первого элемента И, первый вход которого соединен с первым входом второго элемента И и с выходом генератора, второй вход - со вторым входом второго элемента И и с выходом блока пуска и останова, вход которого соединен с шиной пуска и останова устройства, отличающеес тем, что, с целью повышени быстродействи , оно дополнительно содержит две группы элементов ИЛИ, m элементов И,(гдет - количество групп считываемых слов), кольцевой регистр сдвига на п X m разр дов, (где п - разр дность считываемых слов), инвертор, вход которого соединен с выходом пересчетного блока и с первыми входами элементов И, а выход - с дополнительным входом второго элемента И, выход которого соединен со входом регистра сдвига, установочный вход которого соединен с выходом линии задержки, шины опроса разр дных слов - с выходами элементов И, вторые входы которых соединены с соответствующими выходами элементов ИЛИ первой дополнительной группы, входы) которых сое; нены с выходами дешифратора адреса, выходы элементов ИЛИ второй дополнительной группы соединены с информационными выходами устройства, а их входь - соответственно с одноименными разр дными выходами регистра сдвига. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 335724, кл. G И С 17/00, 1970.
- 2.Авторское свидетельство СССР № 337823, кл. G 11 С 13/00, 1970.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU742026120A SU741321A1 (ru) | 1974-05-21 | 1974-05-21 | Посто нное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU742026120A SU741321A1 (ru) | 1974-05-21 | 1974-05-21 | Посто нное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU741321A1 true SU741321A1 (ru) | 1980-06-15 |
Family
ID=20585154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU742026120A SU741321A1 (ru) | 1974-05-21 | 1974-05-21 | Посто нное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU741321A1 (ru) |
-
1974
- 1974-05-21 SU SU742026120A patent/SU741321A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880000967A (ko) | 듀얼 포오트 반도체 기억 장치 | |
JPS5931096B2 (ja) | タイム・オブ・イベント・レコ−ダ | |
SU741321A1 (ru) | Посто нное запоминающее устройство | |
SU1529293A1 (ru) | Устройство дл формировани тестовой последовательности | |
SU1034188A1 (ru) | Пороговый элемент (его варианты) | |
SU1444744A1 (ru) | Программируемое устройство дл вычислени логических функций | |
SU809345A1 (ru) | Устройство дл управлени блокомпАМ Ти | |
SU402154A1 (ru) | Ан ссср | |
SU913359A1 (ru) | Устройство для сопряжения 1 | |
SU1481845A1 (ru) | Устройство дл отображени информации на экране цифрового диспле | |
SU989586A1 (ru) | Посто нное запоминающее устройство | |
SU1010651A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1269143A1 (ru) | Устройство дл ввода информации | |
SU450156A1 (ru) | Распределитель импульсов | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
SU646373A1 (ru) | Ассоциативное запоминающее устройство | |
SU717756A1 (ru) | Устройство дл определени экстремального числа | |
SU743030A1 (ru) | Запоминающее устройство | |
SU1140179A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU932566A1 (ru) | Буферное запоминающее устройство | |
SU824208A1 (ru) | Устройство дл определени разностидВуХ п-РАзР дНыХ чиСЕл | |
SU822179A1 (ru) | Устройство дл поиска чисел в заданномдиАпАзОНЕ | |
SU1179348A1 (ru) | Устройство дл автоматического контрол блоков | |
SU1264239A1 (ru) | Буферное запоминающее устройство |