SU1444744A1 - Программируемое устройство дл вычислени логических функций - Google Patents
Программируемое устройство дл вычислени логических функций Download PDFInfo
- Publication number
- SU1444744A1 SU1444744A1 SU874270885A SU4270885A SU1444744A1 SU 1444744 A1 SU1444744 A1 SU 1444744A1 SU 874270885 A SU874270885 A SU 874270885A SU 4270885 A SU4270885 A SU 4270885A SU 1444744 A1 SU1444744 A1 SU 1444744A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- group
- inputs
- block
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к области вычислительной техники и предназначено дл вычислени логических функций п переменных. Целью изобретени вл етс повышение быстродействи за счет возможности вычислени за один такт каждой конъюктивной группы функции , представленной в дизъюнктивной нормальной форме (ДНФ). Устройство содержит группу мультиплексоров 1, элемент И 2, группу триггеров 3, элемент И 4, группу элементов ИЛИ 5, блок 6 пам ти функций, блок 7 пам ти настройки, блок 8 управлени , генератор 9 импульсов. На информационные входы первой группы подаютс входные переменные, на информационные входы второй и третьей групп подаетс информаци , преобразуема в код настройки и код функции, которые формируют результат вычислени логической функции, представленной в ДНФ. 2 ил. 1 табл.,1 э.п. ф-лы. (Л
Description
iC
4 4
Изобретение относитс к автоматике и вычислительной технике и предназначено дл вычислени логических функций п переменных.
Цель изобретени - повьшение быстродействи устройства за счет обеспечени возможности вычислени за один такт каждой конъюктивной группы функции, представленной в дизъюнктивной нормальной форме (ДНФ).
На фиг. 1 изображена схема предлагаемого устройства на фиг. 2 - схема блока управлени .
Устройство содержит группу муль- типлексоров 1, элемент И 2, группу триггеров 3, элемент И 4, группу элементов ИЛИ 5, блок 6 пам ти функций, блок 7 пам ти настройки блок 8 управлени , генератор 9 импульсов, уп- равл ющий выход 10 признака зан тости три группы информационных входов 11- 13 устройства, вход 14,1 пуска, вход 14.2 начальной установки, вход 14.3 признака разрешени записи, вход 14.4 признака разрешени запуска генератора импульсов, вход 14.5 сброса и выходы 15 устройства.
Блок 8 управлени содержит п ть элементов И 16-20, три элемента ИЛИ 21-23, три RS-триггера 24-26, два счетчика 27 и 28 и дешифратор 29.
Устройство работает следующим образом .
Из 2п-разр дной информации младшие п разр дов поступают на вторую группу информационных входов 12 устройства , а старшие п разр дов поступают на третью группу информационных входов 13 устройства.
Выходна информаци блока 6 пам ти функций определ ет какие перемен- ные входной информации участвуют в вычислени х.
Выходна информаци блока 7 пам т настройки определ ет какие переменные участвуют в вычислени х в пр мом и в инверсном кодах.
Например, требуетс вычислить логическую функцию
(ХЗ X5VX4)(Х2-X6VX7) Х8 ,
которой соответствует нормально зам- кнутьй контакт РКС
XI
ХЛП
Х5
Приведенна логическа функци . имеет следуюш ие конъюктурные группы:
ХЗ-Х5-Х2 -Хб-Хв;
F2 X1 X4-X2-X6-X8;
F3 X1-X3-X5-X7-X8;
Х4-Х7-Х8.
Дл этого случа в блок 7 пам ти настройки и блок 6 пам ти функций вводитс информаци по четырем адресам в последовательности, приведенной в таблице кодов настройки и ко- дов функций.
Кажда стройка таблицы содержит информацию .об определенной конъюктивной группе (F1, F2, F3, F4), причем разр д кода настройки, номер которого совпадает с номером переменной , участвующей в логических вычислени х в инверсном коде (нормально
хг
Х6
Х8
замкнутый контакт РКС), имеет значение логической 1 а все остальные разр ды - значени логического О, разр ды кода функций, номера которых совпадают с номерами переменных, участвующих в логических - вычислени х, имеют значение логического О, а все остальные - значение логической 1.
Блок 8 управлени работает следую- 1ЩМ образом. Сигналом ОСБ-К на входе 14.5 сброса блок 8 приводитс в исходное состо ние, которому соответствуют нулевые состо ни второго RS- триггера 24, первого RS-триггера 25, счетчика 27 и счетчика 28. Третий RS- триггер 26 устанавливаетс в О первым выходом дешифратора 29, сигнал на котором существует при нулевом состо нии счетчика 28. После окончани действи сигнала ОСБ-К на вход 14.1 пуска поступает сигнал ВБР-К. На весь период действи сигнала ВБР-К блок 8 управлени формирует управл ющие сигналы. Первый сигнал ВП-К на
входе 14.2 начальной установки формирует сигнал ГТ-Т, свидетельствующий о готовности устройства к работе , и первый адрес на адресной шине, устанавлива соответственно второй RS-триггер 24 и счетчик 27 в состо ние 1,а также единичный сигнал на выходе 10 признака зан тости. После этого на второй и третьей группах информационных входов 12 и 13 устройства устанавливаетс первое информационное слово, которое сопровождаетс первым сигналом ВД-К, формирующим через элементы И 17 и И 19 сигнал записи. В дальнейшем (с приходом каждого сигнала ВП-К) на входе 14,2 начальной установки формируетс следующий адрес , а сигнал ВД-К на входе 14.3
признака разрешени записи, сопровож- 20 настройки и блок 6 пам ти функщй
дающий вновь установленное информационное слово, формирует следующий сигнал записи.
Количество сигналов ВП-К и ВД-К определ етс по программе и соответ - ствует числу конъюктивных групп функции , представленной в ДНФ. Этим же определ етс количество состо ний счетчика 27. После окончани действи последнего сигнала ВД-К поступает сигнал ОСТ-К, на входе 14.4 разрешени запуска генератора устанавливаю- ,щий второй RS-триггер 24 и счетчик 27 в состо ние О, а первый RS-триггер 25 - в состо ние 1, и разрешающий запуск генератора 9 импульсов. С этого момента формирование адресов в счетчике 27 происходит .в зависимости от тактовой частоты генератора 9 импульсов. В счетчике 23 и дешифраторе 29 формируютс сигналы строба дл группы триггеров 3, Счетчик 27 считает передние фронты тактовых импульсов., а счетчик 28 - задние фронты, дл чего с генератора 9 импульсов сигналы поступают в пр мом и инверсном кодах.
Количество состо ний счетчика 28 . (не счита нулевого состо ни ) долж25
30
введенной в них информации.
Выходы блока 7 пам ти настрой вл ютс управл ющими входами мул плексов 1 группы, на информацион входы которых в этом случае пост ют восемь переменных вычисл емой логической функции. Дл коъюнкти группы F1 мультиплексоров 1 группы крыты инверсные входы второго, тр тьего и восьмого мультиплексоров пр мые входы всех остальных муль плексоров . Выходна информаци м типлексоров t группы подаетс на вые входы элементов ИЛИ 5 группы вторые входы которых подаетс вос разр дный код со значением логич кой 1 в IV-OM и VII-OM разр дах (IV и VII разр ды не участвуют в числении F1) и значением логическ О в разр дах I, II; III, V, VI VIII. Если соответствующие разр д переменных, поступающих на мульти плексоры 1..группы имеют значени ответственно 1,0,0,1,0, то на вы 45 элемента И 2 формируетс сигнал л гической 1, который по первому )налу строба записываетс в первый триггер триггеров 3 группы (резул вычислени первой конъюнктивной
35
40
но равн тьс числу к-ь1 (где к - коли- пы) . честно конъюктивных групп в ДНФ) .. При Таким же образом записываютс этом (к+1-е состо ние используетс дл формировани сигнала Сброс, обнул ющего все триггера группы триг3 .55
г ер он
Принцип работы программируемого устройства дл вычислени логических функций по сн етс на примере вышеприрезультаты вычислени F2, F3 и F4 по второму, третьему и четвертому сигналам строба во втором, треть четвертом триггерах триггеров 3 пы.
Элемент И 4 служит дп формир ни сигнала блокировки триггеров
рзеденной логической функции, содержащей восемь переменных. Дл приведенного примера счетчик 27 вл етс
счетчиком на четыре состо ни , а , счетчик 28 - счетчиком на п ть состо ний . Группа триггеров 3 содержит четыре триггера. Группа мультиплексоров 1 содержит восемь двухканальных мультиплексоров, а блок 7 пам ти .настройки и блок 6 пам ти функций - элементы пам ти объемом 4x8 бит, в которых четырьм сигналами ВД-К вводитс информаци (согласно табли-
це кодов настройки и кодов функций). Далее по сигналу ОСТ-К запускаетс генератор 9 импульсов, по передним фронтам импульсов которого происходит считывание .из блока 7 пам ти
5
0
введенной в них информации.
Выходы блока 7 пам ти настройки вл ютс управл ющими входами мульти- плексов 1 группы, на информационные входы которых в этом случае поступают восемь переменных вычисл емой логической функции. Дл коъюнктивной группы F1 мультиплексоров 1 группы открыты инверсные входы второго, третьего и восьмого мультиплексоров и пр мые входы всех остальных мультиплексоров . Выходна информаци мультиплексоров t группы подаетс на первые входы элементов ИЛИ 5 группы, на вторые входы которых подаетс восьмиразр дный код со значением логической 1 в IV-OM и VII-OM разр дах (IV и VII разр ды не участвуют в вычислении F1) и значением логического О в разр дах I, II; III, V, VI, VIII. Если соответствующие разр ды переменных, поступающих на мультиплексоры 1..группы имеют значени соответственно 1,0,0,1,0, то на выходе 5 элемента И 2 формируетс сигнал логической 1, который по первому сиг- )налу строба записываетс в первый триггер триггеров 3 группы (результат вычислени первой конъюнктивной груп5
0
пы) . Таким же образом записываютс
результаты вычислени F2, F3 и F4 по второму, третьему и четвертому сигналам строба во втором, третьем и четвертом триггерах триггеров 3 группы .
Элемент И 4 служит дп формировани сигнала блокировки триггеров 3
группы в том случае, если ни одна из переменных данной конъюнктивной группы не участвует в вычислении.
Claims (2)
- Формула изобретени1, Программируемое устройство дл вычислени логических функцийs содержащее два элемента И и группу триг геров, отличающеес тем, что, с целью повьппени быстродействи за счет обеспечени возможности вычислени за один такт каждой конъюнктивной группы функции, представлен- ной в дизъюнктивной нормальной форме (ДНФ), оно содержит блок управле1ш , генератор импульсов, блок пам ти настройки , блок пам ти функций, группу мультиплексоров, группу элементовИЛИ, причем информационные входы первой группы устройства соединены с пр мыми и инверсными информационными входами мультиплексоров группы, выходы которых соединены, с первыми входами элементов ИЛИ группы, выходы которых соединены с входами первого элемента И, вькод которого соединен с информационными входами триггеров группы, инверсный выход генератора импульсов соединен с входом признака разрешени вьщачи тактовых импульсов блока управлени , выходы первой группы которого соединены с тактовьпчи входами триггеров . группы, пр мой вы ход генератора импульсов соединен с входом признака разрешени формировани адреса блока управлени , выходы второй группы которого соединены с адресными входами блока пам ти наст- ройки и блока пам ти Функций, входы разрешени записи и разрешени работы которых соединены соответственно первым и вторым выходами блока управлени , выходы блока пам ти настрой- ки соединены с управл ющими входами мультиплексоров группы, выходы блока пам ти функций соединены с вторыми входами элементов ИЛИ группы и входами второго элемента И, выход которог соединен с входом блокировки триггер группы, информационные входы второй и третьей групп устройства соединены соответственно с информационными входами блока пам ти настройки и блока пам ти функ1ций, вход запуска генератора импульсов соединен с третьим выходом блока управлени , четвертый выход которого вл етс выходомпризнака зан тости устройства, вход пуска, вход начальной установки, вход разрешени записи, вход разрешени запуска генератора импульсов и вход сброса устройства соединены с одноименными входами блока управлени , п тьп выход которого соединен с входами сброса триггеров группы, выходы которых вл ютс выходами устройства .
- 2. Устройство по п. 1, отличающеес тем, что блок управлени содержит п ть элементов И, три элемента ИЛИ,три RS-триггера, два счетчика, дешифратор, причем вход пуска блока соединен с первыми входами первого, второго и третьего элементов И, выход третьего элемента И соединен с единичным входом первого RS-триггера и первым входом первого элемента ИЛИ, выход которого соединен .с нулевым входом втодого RS- триггера, с входом сброса первого счетчика и вл етс п тым выходом блока, выход первого элемента И соединен с первым входом второго элемента ИЛИ, единичным входом второго RS-триггера, выход которого соединен с первым входом четвертого элемента И, с первым входом третьего элемента ИЖ и вл етс четвертым выходом блока, вход признака разрешени выдачи тактовых импульсов блока соединен -со счетным входом второго счетчика , выходы которого соединены с входами дешифратора, с второго по к-й выходы которого вл ютс входами первой группы блока, (к - число конъюнктивных групп функции, представленной в ДНФ), первый . ВЫХОД дешифратора соединен с нулевым входом третьего RS-триггера, единичный вход которого соединен с к-ым выходом дешифратора, инверсный выход третьего триггера соединен с первым входом п того элемента И, второй вход которого соединен с входом признака разрешени формировани адреса блока, а выход п того элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен со счетным входом первого счетчика, выходы которого вл ютс вьйсодами второй группы блока, вторые входы первого, второго и третьего элементов И соединены соответственно с входом начальной установки, входом признака разрешени записи и входом признака разре 1А447шени запуска генератора импульсов блока, выход второго элемента И сое- инен с вторым входом четвертого элемента Hj выход которого вл етс пер- ц вым выходом блока, вход сброса блока соединен с вторым входом первого элемента ИЛИ, с входом сброса второго счетчика и нулевым входом первого RS- триггера, вькод которого соединен с 10 третьим выходом блока и с вторым входом третьего элемента ИЛИ, выход которого вл етс вторым выходом блока, (к+1)-й выход дешифратора соединен с третьим входом первого элемента ИЛИ. 15iOтi4.1От 91.010010002.010101003.001010104.00110110К6и1К5К9Зйлфг0/п91}кз.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874270885A SU1444744A1 (ru) | 1987-04-29 | 1987-04-29 | Программируемое устройство дл вычислени логических функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874270885A SU1444744A1 (ru) | 1987-04-29 | 1987-04-29 | Программируемое устройство дл вычислени логических функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1444744A1 true SU1444744A1 (ru) | 1988-12-15 |
Family
ID=21314275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874270885A SU1444744A1 (ru) | 1987-04-29 | 1987-04-29 | Программируемое устройство дл вычислени логических функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1444744A1 (ru) |
-
1987
- 1987-04-29 SU SU874270885A patent/SU1444744A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 851399, кл. G 06 F 7/00, 1979. Авторское свидетельство СССР № 1262475., кл. G 06 F 7/00. 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1444744A1 (ru) | Программируемое устройство дл вычислени логических функций | |
SU1107118A1 (ru) | Устройство дл сортировки чисел | |
SU1594548A1 (ru) | Устройство дл контрол обращений процессора к пам ти | |
SU1315972A1 (ru) | Устройство дл делени | |
RU1798901C (ru) | Однотактный умножитель частоты | |
SU1444937A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
SU1030797A1 (ru) | Устройство дл сортировки @ @ -разр дных чисел | |
SU1599858A1 (ru) | Устройство дл циклического опроса инициативных сигналов | |
SU1439685A1 (ru) | Запоминающее устройство с автономным контролем | |
SU741321A1 (ru) | Посто нное запоминающее устройство | |
SU590732A1 (ru) | Параллельный двоично-дес тичный квадратор | |
SU1640822A1 (ru) | Преобразователь частоты в код | |
SU1124319A1 (ru) | Устройство дл перебора сочетаний,размещений и перестановок | |
SU1117648A1 (ru) | Веро тностный /1, @ /-полюсник | |
SU1160414A1 (ru) | Устройство дл контрол логических блоков | |
SU1040526A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1649531A1 (ru) | Устройство поиска числа | |
SU1267436A1 (ru) | Устройство дл определени дополнени множества | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
SU1659984A1 (ru) | Устройство дл ситуационного управлени сложными объектами | |
SU1288687A1 (ru) | Цифровой дискриминатор | |
SU1290490A1 (ru) | Цифрова регулируема лини задержки | |
SU966685A2 (ru) | Устройство дл сопр жени | |
SU1654826A1 (ru) | Устройство дл контрол последовательностей сигналов | |
RU1783529C (ru) | Устройство дл контрол программ |