SU1117648A1 - Веро тностный /1, @ /-полюсник - Google Patents

Веро тностный /1, @ /-полюсник Download PDF

Info

Publication number
SU1117648A1
SU1117648A1 SU823511793A SU3511793A SU1117648A1 SU 1117648 A1 SU1117648 A1 SU 1117648A1 SU 823511793 A SU823511793 A SU 823511793A SU 3511793 A SU3511793 A SU 3511793A SU 1117648 A1 SU1117648 A1 SU 1117648A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
shift
output
outputs
elements
Prior art date
Application number
SU823511793A
Other languages
English (en)
Inventor
Владимир Петрович Гондарев
Иван Николаевич Федоренко
Ольга Рудольфовна Лапаухова
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU823511793A priority Critical patent/SU1117648A1/ru
Application granted granted Critical
Publication of SU1117648A1 publication Critical patent/SU1117648A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

ВЕРОЯТНОСТНЫЙ (l,n)-ПОЛЮСНИК , содержащий треугольную матрицу элементов И(,и) и генератор случайных импульсов, выход которого подключен к первому входу схемы сравнени , отличающийс  тем, что, с целью упрощени , он содержит первый и второй регистры сдвига, сдвиговые входы которых объединены и  вл ютс  тактовым входом

Description

ди
00 f Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в качестве управл емого веро тностного коммутатора при решении широкого класса задач обработки информации. Известен веро тностный полюсник, содержащий генератор случайных импульсов и соединенный с ним циклический регистр сдвига. Принцип его работы состоит в под счете количества случайных импульсов за строго фиксированные отрезки времени tЗ Это устройство отличаетс  tipocTo той и надежностью в эксплуатации, но возбуткдает свои выходы в единичные состо ни  только с равными веро т .уост ми, что ограничивает его функциональные возможности. Известен (1,п)-полюсник, содержащий счетчики, входы которых через вентили подключены к генераторам случайных импульсов, а выходы к коммутатору, соединенному с (l,2b полюсником и марковской цепью специального вида С2. Выходы этого устройства могут возбуждатьс  в единичные состо ни  с произвольными веро тност ми, что достигаетс  введением дополнительны затрат времени и оборудовани . I Наиболее близким к изобретению  вл етс  управл емый веро тностный (1,п)-полюсник - датчик случайных чисел, содержащий генератор случайных сигналов (датчик первичного потока случайных чисел), блок пам ти п схем сравнени , матрицу-столбец п схем совпадени , блок выхода. Вход синхронизации подключен к блок пам ти, второй вход которого  вл ет с  управл ющим, и генератор случайньрс сигналов, выходы которого подключены к первым входам схем сравне ни , к вторым входам которых подключены выходы блока пам ти, выходы схем сравнени  подключе и.1 к (n-l) схемам совпадени  .так, что выход jcxeNfti сравнени  подключен к j-и и (|-1)-й схемам совпадени , выходы которых непосредственно и через выходной блок подключены к первому и второму .выходам устройства З}. Недостатком известного устройств  вл етс  то, что дл  получени  случайных чисел с управл емым распреде лением в запоминающем устройстве не обходимо измен ть значени  функций 8 распределени . Это требует значительйых затрат оборудовани  дл  хранени  значений функций распределени  и времени дл  их записи в запоминающее устройство, усложн ет процесс управлени  устройством и затрудн ет его использование при обработке информации . Целью изобретени   вл етс  упрощение устройства путем упрощени  процесса управлени . Поставленна  цель достигаетс  тем, что в веро тностный U,м)-полюсник, содержащий треугольную матрицу элементов Ирд(,п) и генератор случайных импульсов, выход которого подклн- чен к первому входу схемы сравнени , введены первый и второй регистры сдвига, сдвиговые входы котоых объединены и  вл ютс  тактовым входом( 1 ,iJ-полюсника, i-и выход ( i 0,гч ) первого и j -и выход(0,ь) второго регистров сдвига подключены соответственно к первому и второму входам (S,i) -го элемента ,n) и (j,r)-ro элемента И ( 0, ) треугольной матрицы, выходы элементов И go треугольной матрицы образуют группу выходов (1,п -полюсника, второй вход схемы сравнени   вл етс  первым информационным входом (1, )-полюсника, а выход схемы с равнени  соединен с информационным входом первого регистра сдвига, информационный вход второго регистра сдвига  вл етс  вторым информационным входом (l,n)полюсника . На чертеже показана схема предлагаемого Устройства. В (1 , Til-полюснике первый вход 1 подключен.к одним входам первого 2 и второго 3 регистров сдвига. Второй вход 4 устройства и выход генератора 5 случайных импульсов через схему 6 сравнени  подключены к другому входу регистра 2 сдвига. Третий вход 7 устройства подключен к другому входу второго регистра 3 сдвига. Выходы 2-i первого регистра сдвига 2 и выходы 3-j второго регистра 3 сдвига подключены соответственно к элементам И 8 5,, (s ii п ) и И 8 j,r ( h 0, j ) треугольной матрицы 9. Выходы всех элементов И 8 }J подключены к выходу 10 устройства. В основу работы веро тностного (1 ,1)-полюсника положены операции сравнени  ч если е X если преобразовани  P(cit l/.(Xt)-,| Р( F(x)j С второго входа 4 и с выхода генератора 5 на схему 6 сравнени  поступают входные ( х) и вспомогатель ные случайные (Е) сигналы. В схеме 6 сравнени  выполн етс  алгоритм (I Случайные импульсы d. с веро тност  ми по алгоритму (2) с выхода схемы 6 сравнени  поступают на тактовый Вход первого регистра 2 сдвига, в котором реализуетс  операци  подсчета случайных импульсов. Третий вход 7 устройства подключен к тактовому входу второго регистра 3 сдвига, производ щего счет детерминированных (тактовых) импуль сов, поступающих с этого входа. Выходы 2-t {i 0,h ) первого регистра 2 сдвига подключены к одним входам n-i + 1) элементов И BS.I матри цы 9. Выходы 3- j ,( j 0,п ) вто рого регистра сдвига 3 подключены к другим входам (j+1) элементов H8j, (). Выходы нулевых разр дов обоих ре гистров сдвига подключены к двум вх дам элемента И 8д треугольной мат рицы 9, фиксирующего установку обои регистров сдвига в начальное состо  ние. В каждом такте в первом регист ре 2 сдвига происходит случайный, а во втором регистре 3 сдвига регул торнь1Й сдвиг единиц. Результаты счета разворачиваютс  (дешифрируютс в пространстве элементами И и передаютс  на вход 10 устройства. После вьтолнени  рассмотренных операций сравнени , преобразовани  и подсчета-дешифрации случайных и детермированных импульсов в каждом из , опытов (тактов) будет возбуждатьс  выход только- одного эле мента И 8 : , что соответствует ра- |бЬте полюсника. Например, если после двух тактов работы устройства еди48 ница из нулевого разр да первого регистра 2 сдвига передвинулась в первый разр д, а единица из нулевого разр да второго регистра 3 сдвига во второй разр д, то единица с выхода первого регистра 2 сдвига подключаетс  к одним входам элементов И с номерами 8.,- 8 f, ., а единица с выхода второго регистра 3 сдвига подключаетс  к другим входам элементов И с номерами 8 зультате выход элемента И 8j возбуждаетс  в единичное состо ние и передаетс  на выход 10 устройства. Управление веро тност ми возбуждени  В1 1ходов элементов И 8 ; в единичные состо ни  осуществл етс  подачей различных значений х с второго входа 4 устройства и значений g вспомогательных случайных сигналов с генерат,ора 5. Использование новых элементов двух регистров сдвиги позволило значительно упростить процесс управлени . Так, например, если необходимо . построить полюсник дл  100 управл емых значений х с биноминальным ве ро тностным возбуждением выходов при ,10, то в известном устройстве необходимо .предварительно В1ЫД- числить и записать в пам ть Ui 6500 значений функций распределени . В предлагаемом устройстве дл  этих целей достаточно всего лишь подать с входа 1 устройства 100 значений х . По сравнению с известным устройством значительно сокращаютс  затраты оборудовани , и упрощаетс  процесс управлени  устройством . Отмеченные преимущества предлагаемого устройства позвол ют использовать его в качестве веро тностного коммутатора при рёшеиии широкого класса задач обработки информации ..
t@F
-3L
ы

Claims (1)

  1. . ВЕРОЯТНОСТНЫЙ (1,η}-ПОЛЮСНИК, содержащий треугольную матрицу элементов И^о(?=0,и) и генератор случайных импульсов, выход которого подключен к первому входу схемы сравнения, отличающийся тем, что, с целью упрощения, он содержит первый и второй регистры сдвига, сдвиговые входы которых объединены и являются тактовым входом (1,п)-полюсника, ϊ-й выход (i =0,η ) первого и j-й выход (j = =0,п) второго регистров сдвига подключены соответственно к первому и второму входам (5, ί) -го элемента И (¾ = ήη) и (j,r) -го элемента И (г· =0,j ) треугольной матрицы, выходы элементов И 2 0 треугольной матрицы образуют группу выходов (1,Ю-полюсника, второй вход схемы сравнения является первъм информационным входом (1,н1-полюсника, а выход схемы сравнения соединен с информационным входом первого регистра сдвига, информационный вход второго регистра сдвига является вторым информационным входом (1,hl-полюсника.
    >
    Π 17648
SU823511793A 1982-11-17 1982-11-17 Веро тностный /1, @ /-полюсник SU1117648A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823511793A SU1117648A1 (ru) 1982-11-17 1982-11-17 Веро тностный /1, @ /-полюсник

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823511793A SU1117648A1 (ru) 1982-11-17 1982-11-17 Веро тностный /1, @ /-полюсник

Publications (1)

Publication Number Publication Date
SU1117648A1 true SU1117648A1 (ru) 1984-10-07

Family

ID=21035801

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823511793A SU1117648A1 (ru) 1982-11-17 1982-11-17 Веро тностный /1, @ /-полюсник

Country Status (1)

Country Link
SU (1) SU1117648A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Гладкий B.C., Веро тностные вычислительные модели. М., Наука, 1973. 2.Авторское свидетельство СССР № 306465, кл. G 06 F 15/36, 1969. 3.Авторское свидетельство СССР № 213424, кл. G 06 F 7/58, 1967 (прототип). *

Similar Documents

Publication Publication Date Title
SU1117648A1 (ru) Веро тностный /1, @ /-полюсник
SU658556A1 (ru) Преобразователь кода гре в двоичный код
SU746901A1 (ru) Селектор импульсов
SU798794A1 (ru) Устройство дл отображени информацииНА эКРАНЕ элЕКТРОННО-лучЕВОй ТРубКи
SU1124319A1 (ru) Устройство дл перебора сочетаний,размещений и перестановок
SU1444744A1 (ru) Программируемое устройство дл вычислени логических функций
SU838701A1 (ru) Устройство дл формировани кратчай-шЕгО пуТи B цифРОВОй СЕТи СВ зи
SU670958A2 (ru) Устройство дл обработки телеизмерительной информации
SU1176360A1 (ru) Устройство дл передачи и приема информации
SU1615702A1 (ru) Устройство дл нумерации перестановок
SU842807A1 (ru) Веро тностный ( , )-полюсник
SU1269128A1 (ru) Устройство дл случайного перебора перестановок
SU1603360A1 (ru) Генератор систем базисных функций Аристова
SU1644392A1 (ru) Устройство защиты от ошибок
SU448592A1 (ru) Устройство дл генерировани кода посто нного веса
SU1007104A1 (ru) Датчик случайных чисел
SU1338093A1 (ru) Устройство слежени за задержкой кодовой последовательности
SU1679644A1 (ru) Система для передачи и приема дискретной информации
SU798785A1 (ru) Устройство дл вывода информации
SU1683017A1 (ru) Устройство дл формировани контрольного кода по модулю два
SU1037258A1 (ru) Устройство дл определени количества единиц в двоичном коде
SU1483636A1 (ru) Многостоповый преобразователь временных интервалов в цифровой код
SU1062694A1 (ru) Веро тностный @ -полюсник
SU1062791A1 (ru) Ассоциативное запоминающее устройство
SU1151942A1 (ru) Устройство дл ввода информации