SU838701A1 - Устройство дл формировани кратчай-шЕгО пуТи B цифРОВОй СЕТи СВ зи - Google Patents

Description

I

Изобретение относитс  к области нроектировани  устройств обработки данных в вычислительной технике.

Известно устройство дл  определени  кратчайших путей 1между узлами сети, содержащее элементы НЕ, ИЛИ, схе.му упор доченной выборки номеров ветвей кратчайшего пути, диоды, цепи задержки 1.

Ввиду сравнительно высокой аппаратурной избыточности быстродействие устройства  вл етс  низким, что делает затруднительным его использование в цифровых сет х св зи, требующих высоких темпов обмена информацией (данными).

Наиболее близким по сущности техническим рещением задачи  вл етс  устройство дл  формировани  кода кратчайщего пути в цифровой сети св зи 2, содержащее генератор, первую группу элементов И, вы .ходной регистр, буферный регистр, две группы элементов И, элемент ИЛИ, узел опроса , два регистра кода адреса, в котором перва  группа входов выходного регистра соединена с выходами буферного регистра, выход генератора соединен с входом счетчика выходы которого соединены с первыми входами элементов И первой группы и группой

входов узла опроса, управл ющ1 Й вход которого через элемент ИЛИ соединен с выходами элементов И первой группы, вторые входы которых соединены с выходами элементов И второй группы, входы которых соединены с выходами элементов И третьей группы , входы которых соединены с выходами регистров кода адреса, информационные входы которых соединены со входом устройства управл ющий вход второго регистра кода адреса соединен с ; /ходом генератора, вход которого соединен с ыходом элемента ИЛИ, выход узла опроса соединен с входом выходного регистра, втора  группа входов которого соединена с выходами первого регистра кода адреса, а выход соединен с выходом устройства.

В этом устройстве не предусмотрена воз5 можность сдвига кода адреса узла-получател  более, чем на один разр д за один такт работы устройства, а также возможность по влени  нескольких кодов кратчайших путей. Таким образом, возможности устройства ограничены, так как оно может примен тьс  только в цифровых сет х св зи с пор дком пересечени  «1. Однако существуют сети переменной структуры (пор док пересечени  не равен «1), и устройство формировани  кода кратчайшего пути в цифровой сети св зи должно обеспечить возможность сдвига кода адреса узла-получател  более, чем на один разр д, и Е1ыбор кода кратчайшего пути среди нескольких возможных.

Целью изобрете    вл етс  повышение точности и расширение функциональных возможностей устройства формировани  кратчайшего пути в сети св зи переменной структуры, т.е. в слхчае, когда пор док пересечени  сети может принимать значени  «1 или «2.

Цель достигаетс  тем, что в устройство дл  формировани  кратчайп1его пути в цифровои сети св зи, содержащее генератор тактовых импульсов, выход которого соединен со входом счетчика разр дные выходы которого соединены с первыми входами элементов И первой группы и группой входов узла опроса, выходы первого и второго регистров кода адреса подключены к входам элементов И второй группы соответственно, выходы которых соединены соответственно со входами элементов И третьей группы, выходы которых подключены к вторы.м входам элементов И первой группы, выходы которых соединены с группой входов элемента ИЛИ, вход которого подключен к выходу последнего разр да счетчика, выход элемента ИЛИ соединен с управл ющим входом узла опроса и с первым входом генератора тактовых импульсов, выход которого подключен к управл ющему входу второго регистра кода адреса, выход которого соединен с входом буферного регистра, информационные входы регистров кода адреса подключены к входам устройства, дополнительно введены регистр числа узлов сети, элементы И, счетчики, блок сравнени , регистр кода отказавшего узла, элемент НЕ, регистр пор дка пересечени  сети, группы элементов И и два циклических сдвиговых регистра, выходы которых подключены к первым входам элементов И соответственно четвертой и п той групп, выходы которых соединены с входами первого и второго элементов И соответственно, выходы которых подключены соответственно к входам первого н второго счетчиков, выходы которых подключены к входам блока сравнени , выходы которого соединены соответственно с первыми входами третьего и четвертого элементов И, вторые входы которых подключены соответственно к выходам последнего разр да первого и второго циклических сдвиговых регистров, первые входы которых соединены с выходом буферного регистра, вы ход первого регистра кода адреса подключен к вторым входам циклических сдвиговых регистров, управл ющие входы которых соединены с выходом узла опроса, выход генератора тактовых импульсов подключен к управл ющему входу первого циклического сдвигового регистра, третий вход которого соединен с выходом п того элемента И., первыи вход которого подключен к выходу счетчика , вы.ход регистра пор дка пересечени  сети соединен с вторы.м входом генератора тактовых импульсов и с вторы.м входо.м п того элемента И. выход которого через элемент НЕ подключен к третьему входу второго циклического сдвигового регистра, информационные входы регистра пор дка пересечени  сети, регистра кода отказавшего узла и регистра числа узлов сети соединены с входом устройства, выход регистра числа узлов сети подключен к третьему входу .п того элемента И, выходы регистра кода отказавшего узла соединены с вторыми входами элементов И четвертой и п той гругш, выходы третьего и четвертого элементов И объедипены и  вл ютс  выходом устройства. На чертеже показана блок схема предлагаемого устройства, включающего в себ  генератор 1 тактовых импульсов, сметчик 2, первую группу 3 элементов И, третью и вторую группу 4 и 5 элементо; И, эле.мент 6 ИЛИ, узел 7 опроса, первый и второй регистры 8 и 9 кода адреса соответственно, буферный регистр 10, регистр 11 числа узлов сети, элеме1 т И 12, циклический сдвиговый регистр 13, регистр 14 кода отказаBnieго узла, элемепт НЕ 15, циклический сдвиговый регистр 16, четвертую, п тую группу элементов 7 и 18 соответственно, счетчик 19 блок сравнени  20, элемент И 21, регистр 22 пор дка пересечени  сети, элементы И 23 и 24, счетчик 25, элемепт И 26. Работа устройства происходит следуюпдим образом. Исходное состо ние регистров ,10, 13, 16, счетчиков 2, 19 и 25, узла 7 опроса  вл етс  пулевым, а по входу устройства в регистры 8 и 9 произведена запись кодов адресов узла-отправител  и узла-нолучател  соответственно, в регистр 11-числа узлов сети, в регистр 22 - ьор дка пересечени  сети. Нри значении пор дка пересечени  сети равном «1 тактоБы.м импульсом с выхода генератора 1 осуществл етс  сдвиг содержимого регистра 9 на один разр д вправо, в результате, чего производитс  запись разр да кода уз.ла-получател  в регис1р 10. Одновременно ко.личество тактов фиксир етс  счетчиком 2 и узло.м 7опроса. Элементы И группы 5 осуществл ют поразр дное сравнение символов кодов регистров 8 и 9 ка равенство, а элементы И группы 4 фиксируют одновременно равенство символов всех сравниваемых разр дов. Если одновремс})ное равенство наступает после первого сдвига содержимого регистра 9, то наличие «еди-, ничного потенциала на выходе первого э,1е .мента И третьей группы 4 позвол ет прохождение тактового импульса, по вившегос  на нервом выходе счетчика 2. через соответствующий элемент И первой группы 3 на вход элемента 6 ИЛИ. При несовпадении производитс  следующий сдвиг содержимого регистра 9, носле чего, если описанна  ситуаПИЯ со1 ;1адеиил наблюдаетс , на вход лемента 6 ИЛИ поступает тактовый импульс с второго выхода счетчика 2, прошедший через соответствующий элемент И первой группы и т.д., вплоть до того момента, когда после (п - 1)-го сдвига (п-число разр дов кода адреса узла) одновременное совпадение всех сравнивае.мых разр дов не ироизо1лло , а в результате п-го сдвига тактовый импульс с последнего выхода счетчика 2 поступает непосредственно на вход эле.мента 6 И/1И. Каждый из тактовых импульсов, поступивших на вход элемента 6 ИЛИ и прошедших па его выход,. выполн ет следующие функции: останавливает генератор 1 тактовых импульсов, запускает узел 7 опроса , ЧИС.ЛО тактов работы которого определ етс  числом тактовых и.мпульсов, записанных в него со счетчика 2, увеличенным па значение п. Узел 7 опроса осуществл ет считывание содержи.мого регистров 8 и 10 в регистры 13 и 16 и выдачу их содержимого, в результате чего на выходе устройства по вл етс  последовательность символов кода кратчай иего пути из узла-отправител  в узел-получатель.

Последним имьульсом с узла 7 опроса осуществл етс  возврат всего устройства в исходное состо ние (схемы установки в «О на чертеже не показаны во избежание загромождени  и вследствие отсутстви  оригинальности в решении). Таким образом, если одновременное совпадение всех ера впиваемых разр дов кодов, записанных в регистрах 8 и 9 не наблюдаетс , то происходит сери  последовательных сдвигов вправо содержимого регистра 9 вплоть до того момепта, когда совпадение наступает, после чего работа устройства по формировапию кратчайше1о пути прекращаетс , а узел 7 Oiipoca производит считывание содержимого регистров 8 и 9 в регистры 13 и 16 и выдачу их содержимого в виде последовательного кода кратчайшего пути на выход устройства. Условие равенста сравниваемых разр дов кодов в регистрах 8 и 9  вл етс  необходи .1ым и достаточным дл  формировани  кода кратчайп1его пути в цифровой сети св зи, узлы которой имеют адреса, представпмые в виде кодовых последовательностей длины и пор дко.м пересечени  равны.м «1.

При пересечени  сети 2 сдвиг кода в регистре 9 производитс  в каждом такте на два разр да вправо. С помощью элемента И 12 производите  анализ на четность кода числа узлов сети, записанного в регистре 11. Если число узлов четно, то процедура формировани  кратчайшего пути аналогична вь аеизложенной. Еели чиело вершин нечетно и совпадени  кодов в регистрах 8 и 9 при сдвиге на (п - 1) разр дов не произош .то, то производитс  сдвиг на два разр да вправо, содержимое регистров 8 и 10 передаетс  в регистры 13 и 16, а в (п + 1)-ый разр д регистров 13 и 16 записываютс 

«1 и «о соответственно, формируемые э.Кмептами И 12 и НЕ 15. Таким o6pa3o i, в регистрах 13 и 16 оказываютс  два кода кратчайших путей, отличающиес  одппм разр дом . Выбор одного из них осушеств, / етс  по вторичном} пр113наку, которым  вл етс  Ч11сло отказавпщх узлов на крат айшем пути. Коды отказг1впи1х узлов записываютс  по входу хстройства в регист|) отказавшего узла 14 последовательно один за другим. После загрузки кода отказав1пег() узла в регистр отказавшего узла 14, с помощью групп элеме1ггов 11 17, 18 п элемептов И 23 и 24 осхшествл етс  сравнение кода отказавп:сго узла с кодами промежуточных узлов на кратчайщих пут х, д,т  че1ч) производитс  цшчлический c.iBnr кодов в регистрах 13 и 16 п на .младшие выходы регистров 13 и 16 поступают последовате,1ьно Г - разр дные коды про.межуточных уз,чов, в результате чего на первые входы групп элемептов П 17 и 18. соединепных с м.тадши.ми разр дами регистров 13 и 16 тступают последовательно п-разр дные коды промежуточных узлов первого п второго кратчайпп1х путем соответственно, а на вторые входы - коды отказавших узлов с регистра 14. После каждого сдвига, групны эле.ментов И 17 и 18 провод т aiia;iu3 па совпадение кодов промежуточных узлов первого и второго кратчайших путей и кода отказавше1Ч) уз.та. При совпадеппп кодов п|юмежуточных уз.тов с кодом отказавшего узла па выходе элементов И 23 и 24 по вл етс  «единичный потенциал, которьп1 фикепруетс  счетчикаNni 19 li 25. После завершепи  циклов сдвига в регистрах 13 и 16, в регистр 14 записываетс  следующий код отказавшего узла. После того, как коды кратчайших путей проап;1, изированы на всех кодах отказавших узлов, блок сравнени  20 ироводит анализ соде)жимого счетчика 19, открываетс  эле.мент П 21 или 26, соответствующий счетчику с меньшим. значением, и на выход устройства выдаетс  после.ювательно код кратчайп1его пути с минимальным числом отказавши .ч промежуточных узлов.

Использование в качестве пеходной информации кодов число з.юв сети и пор дка пересечени  сетп позв SieT значительно расширить функционалы., о возможности устройства и использовать его в цпфровой сети св зи переменной структуры, а также повысить точность формировани .

Claims (1)

1. Формула изобретени 

   Устройство дл  формировани  кратчайшего иути в цифровой сети св зи, содержащее генератор тактовых импульеов, выход которого соединен с входом счетчика, разр дные выходы которого соединены с первыми входами э, ементов И юрэой группы и грушюй входов узла опроса, выходы первого и второго регистров кода адреса