RU1817114C - Устройство дл распознавани образов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и автоматике. Использование 26 его в системах управлени  прин тием решений позвол ет повысить надежность функционировани . Устройство содержит буферный регистр 1, счетчики 2, 3 импульсов , триггер 4 управлени , группы 5, 6 элементов И, элементы 7, 8 И, элементы 10-14 ИЛИ, элементы 17-20 задержки, регистр 15 сдвига, дешифратор 16 и блок 22 посто нной пам ти. Благодар  введению элемента 9 И и триггера 21 блокировки в устройстве исключаетс  неопределенность состо ни  младших разр дов регистра 15 сдвига при вводе кода последнего признака.2 ил.

Description

ё

25

00

Ј

Изобретение относитс  к вычислительной технике и автоматике и может быть ис- пользовано в системах управлени  прин тием решений.

Цель изобретени  - повышение надеж- ности функционировани  за счет исключени  неопределенности состо ни  младших разр дов регистра сдвига.

На фиг.1 представлена блок-схема устройства; на фиг.2 - временные диаграммы его работы.

Устройство содержит буферный регистр 1, первый и второй счетчики 2, 3 импульсов, триггер 4 управлени , первую и вторую группы 5, 6 элементов И, с первого по тре- тий элементы 7-9 И, с первого по п тый элементы 10-14 ИЛИ, регистр 15 сдвига, дешифратор 16, с первого по четвертый эле- менты 17-20 задержки, триггер 21 блокировки и блок 22 посто нной пам ти. На фиг.1 обозначены вход 23 синхронизации, тактовый вход 24, вход 25 сброса, управл ющий вход 26, информационные входы 27, выход 28 готовности, контрольный выход 29, выход 30 синхронизации и информаци- онные выходы 31.

Первыми выходами обоих триггеров 4 и 21 считаютс  здесь их инверсные выходы.

На фиг.2 обозначены следующие сигналы: а - импульс синхронизации на входе 23; б - тот же импульс на выходе первого элемента 17 задержки; в - сигнал на выходе триггера 4 управлени ; г - тактовые импульсы на входе 24; д - импульсы на выходе первого элемента 7 И; е - импульс на выходе четвертого элемента 20 задержки; ж - импульс готовности ни выходе 28; з - управл ющий импульс на входе 26; и - тот же импульс на выходе третьего элемента 19 задержки.

Устройство работает следующим образом .

Перед началом работы на вход 25 подаетс  импульс сброса, и все элементы устанавливаютс  в исходное состо ние.

Работа устройства начинаетс  с последовательного поступлени  на входы 27 кодов признаков, характеризующих распознаваемые объекты.

Первый признак поступает в виде кода на информационные входы регистра 15 сдвига, куда заноситс  синхроимпульсом с входа 23 (фиг.2а). Режим приема кода в регистр 15 обеспечиваетс  подачей разрешающего потенциала с первого (инверсного) выхода триггера А на вход управлени  режимом регистра 15, поскольку триггер 4 управлени  находитс  в исходном состо нии.

Импульс синхронизации с входа 23, задержанный элементом 17 на врем  параллельной загрузки регистра 15 (фиг.2б), поступает на первый (единичный) вход триггера 4 и устанавливает его второй (пр мой) выход в единичное состо ние (фиг.2в), при котором регистр 15 переходит из режима параллельной загрузки в режим сдвига, а элемент 7 И открываетс  и пропускает тактирующие импульсы с входа 24 (фиг.2г). Проход щие через элемент 7 И тактирующие импульсы поступают как на вход сдвига регистра 15, так и на счетный вход первого счетчика 2 импульсов, фиксирующего число сдвигов в регистре 15. При этом код первого признака сдвигаетс  в этом регистре 15 в сторону его старших разр дов.

Как только код первого признака будет сдвинут в регистре 15 на число разр дов, равное числу разр дов в коде первого признака , на выходе переноса счетчика 2 по витс  импульс, который, во-первых, через первый элемент 10 ИЛИ сбросит триггер 4 в исходное состо ние, вновь перевод  регистр 15 в режим параллельной загрузки (фиг.2в), во-вторых, выдаетс  на выход 30 в качестве импульса синхронизации о готовности первого признака распознаваемого объекта и, в-третьих, поступает на счетный вход второго счетчика 3 импульсов, фиксирующих число признаков, характеризующих распознаваемый объект.

По сигналу с выхода 30 на информационные входы 27 поступает код второго признака , характеризующий объект распознавани , который будет загружен в регистр 15 и сдвинут аналогичным образом.

Описанные процедуры будут продолжатьс  до тех пор, пока в регистре 15 не окажетс  слово, составленное из (п-1) признаков из числа п признаков, характеризующих объект распознавани .

В отличие от прототипа, второй счетчик 3 подсчитывает не все п признаков, а на один признак меньше. Например, если число признаков, характеризующих объект распознавани , равно восьми, то после ввода в регистр 15 семи из них на выходе переполнени  второго счетчика 3 по витс  импульс, который устанавливает триггер 21 блокировки в единичное состо ние. При этом триггер 2.1 отрицательным потенциалом с первого (инверсного) выхода запирает (блокирует ) элемент 7 И, а положительным потенциалом с второго (пр мого) выхода открывает по первому входу третий элемент 9 И.

Теперь после ввода кода последнего признака с входов 27 в регистр 15 синхроимпульс с входа 23 поступает как на первый (единичный) вход триггера 4, так и на второй вход элемента 7 И. Однако тактирующие

импульсы с входа 24 не проход т через этот элемент 7 И. так как он закрыт по другому входу низким потенциалом с триггера 21, поэтому сдвига кода из младших разр дов регистра 15 происходить не будет.

Наоборот, импульс с выхода первого элемента 17 задержки (фиг.26) пройдет через третий элемент 9 И на вход четвертого элемента 20 задержки, где задерживаетс  на врем  переходных процессов в регистре 15 и дешифраторе 16, и далее поступает на вторые входы второго элемента 8 И и первой группы 5 элементов И (фиг.2е). Дешифратор 16 расшифровывает набранный код, и, если он соответствует коду описани  входной ситуации, зафиксированному в устройстве , открываетс  один из элементов И первой группы 5. С приходом на их вторые входы импульса с выхода элемента 20 задержки указанный импульс проходит на выход соответствующего элемента И первой группы 5 и поступает на соответствующий вход блока 22 посто нной пам ти, выполненный в виде ПЗУ, где в фиксированной  чейке по данному входу записаны все параметры распознаваемого объекта.

Код упом нутых параметров считываетс  на информационные входы буферного регистра 1, куда он заноситс  импульсом синхронизации, прошедшим четвертый элемент 13 ИЛИ и второй элемент 18 задержки (фиг.2ж). Этот же импульс, задержанный в элементе 18 на врем  считывани  кодового слова из блока 22 посто нной пам ти, выдаетс  на выход 28 в качестве сигнала распознавани  объекта, а через третий элемент ИЛИ - на сброс регистра 15 сдвига.

По сигналу готовности с выхода 28 на вход 26 поступает сигнал приема кода во внешнюю ЭВМ (фиг.2з), который разрешает считывание кодового слова параметров образа через вторую группу 6 элементов И на информационные выходы 31 устройства. Этот же импульс задерживаетс  третьим элементом 19 задержки на врем  передачи кода с регистра 1 на выходы 31, а буферный регистр 1 через второй элемент 11 ИЛИ сбрасываетс  в исходное состо ние (фиг.2и).

Если же совокупность признаков, характеризующих предъ вленный объект, не соответствует объектам распознавани , зафиксированным в данном устройстве, то высоким потенциалом с вторых выходов дешифратора 16 (с разр да, соответствующего этому коду) через п тый элемент 14 ИЛИ будет открыт второй элемент 8 И и импульс с выхода четвертого элемента 20 задержки проходит через элемент 8 1:1 на выход 29 в качестве сигнала Ложный образ и через третий элемента 12 ИЛИ на вход сброса регистра 15 сдвига, сбрасыва  его в исходное состо ние.

Claims (1)

1. Таким образом, надежность функцио- 5 нировани  устройства повышаетс . Формула изобретени  Устройство дл  распознавани  образов, содержащее регистр сдвига, информационные входы которого  вл ютс  информаци0 онными входами устройства, вход синхронизации регистра сдвига объединен с входом первого элемента задержки и  вл етс  входом синхронизации устройства, выход первого элемента задержки соеди5 нен с первым входом триггера управлени , первый и второй выходы которого подключены соответственно к входу управлени  режимом регистра сдвига и первому входу первого элемента И, второй вход которого

   0  вл етс  тактовым входом устройства, выход первого элемента И соединен с тактовым входом регистра сдвига-и счетным входом первого счетчика импульсов, выход которого подключен к счетному входу второ5 го счетчика импульсов, первому входу первого элемента ИЛИ и  вл етс  выходом синхронизации устройства, второй вход первого элемента ИЛИ объединен с первыми входами второго и третьего элементов

   0 ИЛИ и входами обнулени  счетчиков импульсов и  вл етс  входом сброса устройства , выход первого элемента ИЛИ соединен с вторым входом триггера управлени , выходы регистра сдвига подключены к входам

   5 дешифратора, выходы первой группы выходов которого соединены с первыми входами соответствующих элементов И первой группы , выход каждого из которых подключен к соответствующим входам блока посто нной

   0 пам ти и четвертого элемента ИЛИ, выходы блока посто нной пам ти соединены с информационными входами буферного регистра , выход 4et8epToro элемента ИЛИ подключен к входу второго элемента задер5 жки, выход которого соединен с тактовым входом буферного регистра, вторым входом третьего элемента ИЛИ и  вл етс  выходом готовности устройства, выходы буферного регистра подключены к первым входам со0 ответствующих элементов И второй группы, выходы которых  вл ютс  информационными выходами устройства, вторые входы элементов И второй группы объединены с входом третьего элемента задержки и  вл 5 ютс  управл ющим входом устройства, выходы второй группы выходов дешифратора соединены с входами п того элемента ИЛИ, выход которого подключен к первому входу второго элемента И, второй вход которого объединен с вторыми входзми элементов И

   первой группы и соединен с выходом четвертого элемента задержки, выход третьего элемента задержки подключен к второму входу второго элемента ИЛИ, выход которого соединен с входом обнулени  буферного регистра, выход второго элемента И подключен к третьему входу третьего элемента ИЛИ и  вл етс  контрольным выходом устройства , отличающеес  тем, что, с целью повышени  надежности функционировани , в устройство введены третий элемент И и триггер блокировки, первый вход

   f

   g

   i

   t 9С

   ъ

   и

   IJLJJLJJJJdJ iilJLJ-LI M U И М I ML.

   - II-/; ilHJLC.

   t

   t}

   i

   (

   i

   которого объединен с третьим входом первого элемента ИЛИ и подключен к выходу четвертого элемента задержки, выход второго счетчика импульсов соединен с вторым входом триггера блокировки, первый и второй выходы которого подключены соответственно к третьему входу первого элемента И и первому входу третьего элемента И, второй вход и выход которого соединены соответственно с выходом первого и входом четвертого элементов задержки .

   .

   -/t

   t}

   i