Изобретение относитс к вычисли тельной технике и может быть использовано в арифметических устройствах и в цифровых: системах сбо и обработки информации. Известен накапливающий сумматор содержащий в каждом разр де тригге и элементы И, ИЛИ, И-НЕ Недостатком его вл ютс ограни ные функциональные возможности, вы ражающиес в невозможности выполнени операции вычитани . Известен также накапливающий су матор, содержащий в каждом разр де триггер, два элемента И, два элемента ИЛИ и элемент НЕ 2. Недостатком известного устройст вл етс его функциональна ограни чённость, заключающа с в невозможности выполнени операции вы читани . Целью изобретени вл етс расширение функциональных возможносте заключающихс в выполнении операци вычитани чисел, представленных в пр мых кодах. Указанна цель достигаетс тем, что накапливающий сумматор, содержащий в каждом разр де триггер, два элемента И и элемент ИЛИ, причем первый вход первого элемента И соединен со входом накапливающего сумматора, а пр мой выход триггера соединен с выходом суммы накапливающего сумматора, содержит в каждом разр де два сумматора по модулю два, причем счетный вход триггера соединен с шиной считывани накапливающего сумматора, а управл 1ющий вход - с выходом первого сумма тора по модулю два и с первым входо второго элемента И, первый вход пер врго сумматора по модулю два соединен с первым входом первого элемента И, а второй вход - со вторьом вхо дом первого элемента И и входом переноса (заема) накапливающего сумма тора, инверсный выход триггера соединен с первым входом второго сумма тора по модулю два, второй вход которого соединен с управл ющей шиной накапливающего сумматора, а выход подключен ко второму входу второго .элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход которого соединен с вых дом первого элемента И, выход элемента ИЛИ соединен с выходом перено са (заема) накапливающего сумматора На чертеже представлена функциональна схема- i-ro разр да накапливающего сумматора. Каждый разр д сумматора содержит счетный триггер 1, два сумматора по модулю два 2 и 3, два элемента И 4 и 5, элемент ИЛИ 6, вход 7 перенрса (заема) из предыдущего млад .шего разр да, выход (шину) 8 переноса (заема) данного разр да, выход (шину) 9 суммы, шину 10 считывани ,управл ющую шину 11 (управлени операцией сложение-вычитание), вход (шину) 12 ввода i-ro разр да числа. Устройство работает следующим образом. Каждый i-й разр д первого слагаемого или уменьшаемого Х(Х; ,Х„,. . . , Х) поступает на шину 12 соответствующего разр да сумматора. При этом на шину 11 подаетс потенциал логическа единица , соответствующий операции сложени . Через промежуток времени, равный или больше времени задержки информации, на сумматор по модулю два 3 по шине 10 всех разр дов одновременно поступает импульс считывани и число X записываетс в триггерах 1 сумматора. Затем на шину 11 соответствующих разр дов сумматора поступает код второго слагаемого или вычитаемого Y(Y,Y2,..., YJ) . При этом при операции сложени на управту1ющей шине 11 сохран етс потенциал логическа единица , а при операции вычитани на ,шину 11 подаетс потенциал логический нуль . Далее по шине 10 поступает импульс считывани и триггеры 1 сумматора устанавливаютс в состо ние, соответствующее сумме или разности чисел X и Y. Работа i-ro разр да сумматора в режиме вычитани , при котором на шину 11 подан потенциал логический нуль , поступающий на первый вход сумматора по модулю два 2 осуществл етс следующим образом. Если при подаче на вход i-ro разр да Y-f 1 по шине 7 поступает сигнал заема 2-.., 1 из предыдущего разр да, то при совпадении двух сигналов на входе сумматора по модулю два 3 на его выходе формируетс jioтенциал логический нуль , который поступает на управл ющий вход триггера 1. Одновременно на выходе элемента И 5 формируетс потенциал логическа единица , который через элемент ИЛИ 6 п6 шине 8 как единица заема Z- 1 распростран етс в сторону старшего разр да. На поступление по шине 9 считывакицего импульса триггер 1 не реагирует и сохран ет свое состо ние. Если на вход i-ro разр да поступают сигналы и Y. 1 или и Y- О, то на выходе сумматора по модулю два 3 формируетсй потенциал логическа единица , который поступает на управл ющий вход триггера 1 и на первый вход элемента И 4, Если триггер 1 находитс в единичном (нулевом)состо нии , то с его инверсного выхода на второй вход сумматора по модулю два 3 поступает потенциал логический нуль (логическа единица ) и на его выходе формируетс потенциал, . логический нуль ( л гическа единица ), который поступает на второй вход элемента И 4. П несовпадении (совпадении) двух ло гических единиц на входе элемента И 4 на его выходе формируетс потен циал логический нульСлогическ единица ) и на шине 8 формируетс (Z. 1). При поступ сигнал заема Zj 10 счетного импульса лении по шине импульса триггер 1 переключаетс в противоположное состо ние. Если на вход i-ro разр да поступают сигналы и , Т.О на вЕлходе сумматора по модулю два 3 формируетс потенциал логи- чёский . При этом по шине 8 распростран етс сигнал , но триггер 1 реагирует на поступление счетного импульса по шине 10 и сохран ет; свое состо ние. Работа i-ro разр да сумматора в режиме сложени , при котором на шину 11 пйдан потенциал логическа единица , отличаетс от режима вычитани только тем, что при поступлении на вход сигнала переноса и У 1 или и , если триггер 1 находитс в единичном (нулевом) состо нии, нс выходе сумматора по модулю два 2 формируетс потенциал логическа единица (логический нуль), который поступает на вход элемента И 4. При совпадении (несовпадении) двух логических единиц на входе элемента И 4 на его выходе формируетс , сигнал логическа единица (логический ) и на шине 8 формируетс сигнал переноса ПА 1 ().При поступлении по шине 10 счетного импульса триггер .1 перекгоочаетс в противоположное состо ние. Как при операции сложени , так и при операции вычитани числа поступают на входы сумматора в пр мых кодах и результирующее число получаетс также в пр мЬм коде. Предлагаемое устройство выгодно отличаетс от известного тем, что име несложную схему (количество логических элементов и св зей между ними не более, чем у известного), позвол ет производить как операции сложени , так и операции вычитани чисел, представленных в пр мых кодах . Эта особенность позвол ет расширить область применени накаплива1кхцего сумматора. . .