SU1624533A1

SU1624533A1 - Буферное запоминающее устройство

Info

Publication number: SU1624533A1
Application number: SU894648787A
Authority: SU
Inventors: Василий Иванович Ендалов; Анатолий Андреевич Лелис
Original assignee: Войсковая Часть 25840
Priority date: 1989-01-03
Filing date: 1989-01-03
Publication date: 1991-01-30

Abstract

Изобретение относитс к технике обработки информации и может быть использовано в аппаратуре передачи данных. Целью изобретени вл етс расширение области применени устройства за счет логической обработки слов поступающей информации. Поставленна цель достигаетс путем введени в устройство элементов И 3, 4, 9, 10, 20, ИЛИ 12, регистров 6, 7, триггера 5, дешифраторов 2, 19, блока 8 сравнени слов, блока 11 формировани комбинации идентичности слое. В устройстве достигаетс уменьшение физического объема накопител информации за счет вы влени подр д следующих одинаковых слов и замены комбинаций последующих одинаковых слов комбинацией идентичных слов. 1 ил.

Description

Изобретение относитс к запоминающим устройствам и может быть использовано в аппаратуре передачи данных.

Целью изобретени вл етс расширение области применени устройства за счет логической обработки слов поступающей информации.

На чертеже представлена схема предлагаемого буферного запоминающего устройства представлена.

Устройство содержит блок 1 ввода информации , третий дешифратор 2, первый 3 и второй 4 элементы И, второй триггер 5, первый 6 и второй 7 регистры, блок 8 сравнени слов, третий 9 и четвертый 10 элементы И, блок 11 формировани комбинации идентичности слов, второй элемент ИЛИ 12, блок 13 управлени , первый 14 и второй 15 дешифраторы, накопитель 16, первый элемент ИЛИ 17, первый триггер 18, четвертый дешифратор 19, п тый элемент И 20, третий регистр 21, блок 22 вывода информации.

Устройство работает следующим образом .

В начальный момент времени триггер 5 находитс в исходном состо нии и единичным выходом разрешает прохождение информации через первый элемент И 3 с блока 1 в первый регистр 6, а также прохождение информации с второго регистра 7 на накопитель 16 и на вход дешифраторов 14 и 15 через открытый четвертый элемент И 10. После фиксации первого поступившего слова в регистре 6 и обнаружени дешифратором 2 комбинации разделени словэ ча его выходе по вл етс импульс, KOTOPIV, lepes счетный вход опрокидывает триггер 5 з противоположное состо ние. Теперь триггер 5 разрешает запись последующего слова в регистр 7 через второй элемент И 4 и считывание предыдущего слова с регистра 6 в накопитель 16. При поступлении последующей комбинации разделени слов триггер 5 возвращаетс в исходное состо ние управл ющим импульсом с выхода дешифратора

сл

с

С

ю

N СЛ СО GJ

2. Таким образом, дешифратор 2 с триггером 5 управл ет записью и считыванием приход щих комбинаций слов в два регистра б, 7: в один записываетс , с другого считываетс с сохранением до записи нового слова.

Если в регистрах 6 и 7 записаны на каком-то этапе накоплени информации одинаковые слова, следующие подр д друг за другом, то управл ющий импульс с выхода блока 8 сравнени слов формирует на первом выходе блока 11 формировани комбинации идентичности слов сигнал запрета прохождени информации через третий 9 и четвертый 10 элементы И и на втором выходе комбинацию идентичности слова, котора через элемент ИЛИ 12 поступает на накопитель 16. Это состо ние блока 11 хранитс до тех пор, пока на вход регистров 6 и 7 будут поступать одинаковые слова и на вход накопител 16, соответственно, будет поступать одна комбинаци идентичности слов вместо повтор ющихс комбинаций одного и того же слова (одинаковых слов).

При поступлении на один из регистров 6 и 7 нового слова (отличного от записанного в одном из них) на выходе блока 8 сравнени слов пропадает управл ющий сигнал и блок 11 формировани комбинации идентичности слова возвращаетс в исходное состо ние, разреша прохождение в накопитель 16 информации с регистров 6 и 7, при этом на вторых выходах блока 11 пропадает комбинаци идентичности слов.

При по влении вновь повтор ющихс слов блок 11 формирует снова сигнал запрета на первых выходах, а на вторых выходах комбинацию идентичности слов и в накопитель поступает комбинаци идентичности слов вместо повтор ющихс комбинаций одинаковых слов.

Если поступающа комбинаци символов с выхода элемента ИЛИ 12 не вл етс комбинацией буквенного или цифрового регистров , то она записываетс в накопитель 16, при этом на (п+1)-м вховде накопител 16 (п 1, целое, количество цепей параллельного кода), сохран етс состо ние, соответствующее предыдущему (ноль или единица). Если же поступивша комбинаци символов соответствует символам буквенного или цифрового регистров, то она анализируетс в дешифраторе 14 или 15, после чего сигналы от дешифратора 14 или 15 поступают в элемент ИЛИ 17 и в триггер 18. Если поступает комбинаци символов буквенного регистра, то триггер 18 срабатывает и начинает выдавать на (п + 1)-й вход накопител 16 и одновременно элемент ИЛИ 17 выдает единичный сигнал запрета

на блок 13 управлени , который по этому сигналу запрещает запись регистровой комбинации символов в накопитель 16. В случае , когда поступает комбинаци символов

цифрового регистра, то по сигналу от дешифратора 15 триггер 18 опрокидываетс и прекращает выдачу единиц, а в элемент ИЛИ 17 вновь выдает сигнал запрета на блок 13 управлени . Таким образом, в нако0 питель комбинации символов не записываютс . Кажда комбинаци информационного символа в параллельном коде сопровождаетс единицей или нулем, соответствующими символам буквенного или цифрового

5 регистров.

При чтении информации из накопител 16 в блоке 13 управлени производитс преобразование параллельного кода в последовательный и замена знакоперемен 0-1 и

0 1-0, соответствующих переходу на символы буквенного и цифрового регистров, комбинацией символов буквенного и цифрового регистров. Кроме того, при обнаружении дешифратором 19 комбинации

5 идентичности елее в информации, поступающей из накопител 16 комбинаций идентичности слов дешифратор 19 запрещает их прохождение в регистр 21, а вместо комбинации идентичности слов в блок 22 вывода

0 информации повторно считываетс комбинаци из регистра 21.

Claims

Применение изобретени позвол ет уменыиить физический объем накопител (до 30%) по сравнению с известным устрой5 ством за счет хранени в накопителе короткой комбинации идентичности слов вместо повтор ющихс комбинаций одинаковых слов, следующих друг за другом. Формула изобретени

0Буферное запоминающее устройство,

содержащее блок ввода информации, накопитель , блок вывода информации, блок управлени , два дешифратора, первый элемент ИЛИ и первый триггер, выход кото5 рого соединен с первым входом задани режима накопител , выход которого соединен с входом разрешени чтени блока управлени , вход запрета записи которого соединен с выходом первого элемента ИЛИ,

0 первый вход которого соединен с первым выходом первого дешифратора и с первым входом первого триггера, второй вход которого подключен к первому выходу второго дешифратора и второму входу первого эле5 мента ИЛИ, вторые выходы первого и второго дешифраторов подключены соответственно к первому и второму входам блока вывода информации, первые входы первого и второго дешифраторов соединены с первым и вторым выходами блока управлени соответственно, третий выход которого соединен с входом блока ввода информации , четвертый выход блока управлени соединен с вторым входом задани режима накопител , отличающеес тем, что, с целью расширени области применени устройства за счет логической обработки слов поступающей информации, в него введены с первого по п тый элементы И, третий и четвертый дешифраторы, второй триггер, с первого по третий регистры, блок сравнени слов, блок формировани комбинации идентичности слов и второй элемент ИЛИ, выходы которого соединены с информационными входами накопител и подключены к первым и вторым входам первого и чторо- го дешифраторов соответственно, первые входы первого и второго элементов И и входы третьего дешифратора соединены с соответствующими выходами блока ввода информации, счетный вход второго триггера соединен с выходом третьего дешифратора , вторые входы первого и четвертого элементов И соединены с единичным выхо0

5

0

5

дом второго триггера, нулевой выход которого подключен к вторым входам второго и третьего элементов И, выходы первого и второго элементов И соединены соответственно с входами первого и второго регистров , выходы которых соединены соответственно с первыми входами третьего и четвертого элементов И и входами блока сравнени , выход которого подключен к входу блока формировани комбинации идентичности слов, первый выход которого соединен с третьими входами третьего и четвертого элементов И, выходы которых и второй выход блока формировани комбинации идентичности слов подключены к соответствующим входам второго элемента ИЛИ, выходы группы накопител соединены с первыми входами п того элемента И и входами четвертого дешифратора, выход которого подключен к второму входу п того элемента И. выход которого соединен с входами третьего регистра, выход которого подключен к третьему входу блока вывода информации.