SU1151960A1 - Микропрограммное устройство управлени - Google Patents

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее формирователь адреса, счетчик адреса, первьй и второй дешифраторы, блок пам ти микрокоманд , регистр микрокоманд, счетчик тактов, генератор импульсов, триггер К, (К - количество зон блока пам ти микрокоманд) групп элементов И, первьй элемент И, причем входы логических условий устройства соединены с первой группой входов формировател  адреса, выходы которого соединены с первой группой информационных входов счетчика адреса, входы кода операции устройства соединены с второй группой информационных входов счетчика адреса, выходы которого соединены с входами первого дешифратора, выходы которого соединены с адресными входами блока пам ти микрокоманд (т-разр дность блока пам ти микрокоманд), выходы блока пам ти микрокоманд с первого по т-й соединены с информационньми входами соответствующих элементов И с первой по К-ю группы, выходы счетчика тактов соединены с входами второго дешифратора, выходы которого сЬединены с управл ющими входами соответствующих элементов И с первой по К-ю группы, вход пуска устройства соединен с управл ющим входом гене ратора импульсов, первый выход которого соединен с первым входом первого элемента И, отличающеес  тем, что, с целью уменьшени  объема оборудовани , устройство содержит (К+1)-ю, (К+2)-ю и (К+3)-ю группы элементов И, второй элемент И и элемент задержки, причем второй выход генератора импульсов соединен с С-входом триггера и управл ющим (П входом блока пам ти микрокоманд, (тп+1)-й выход которого соединен с D-входом триггера, единичный выход триггера соединен с инверсным входом второго элемента И и вторым входом первого элемента И, выход которого соединен со счетными входами счетчика адреса и счетчика тактов, СП первьй выход генератора импульсов соединен с пр мым входом второго ф о элемента И, выход которого соединен с установочным входом счетчика тактов , входом элемента задержки и управл ющими входами элементов И (К+1)-й - (К+3)-й групп,- выходы элементов И с первой по К-ю группы соединены с информационными входами регистра микрокоманд, выход элемента задержки соединен с установочным входом регистра микрокоманд, с первой по третью группы выходов которого соединены с информационными входами соответствующих элементов И

Description

соответственно с (К+1)-й по (К+3)-ю группы, выходы элементов И (КЧ-1)-й группы соединены с второй группой входов формировател  адреса и третьей информационной группой входов 960 счетчика адреса, выходы элементов И с (К+2)-й по (К+3)-ю группы соединены соответственно с выходами микроопераций устройства и третьей группой входов формировател  адреса.

Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано при построении управл ющих устройств систем переда чи и обработки данных с микропррграммным управлением. Известно микропрограммное устрой ство управлени , содержащее регистры адреса и микрокоманд, блок пам т первый и.второй дешифраторы, формирователь адреса, генератор тактовых импульсов, элементы И, элемент задержки 1 J. Недостатком указанного устройства  вл етс  низка  экономичность блока пам ти вследствие большог информационной избыточности кодов микрокоманд. Наиболее близким к предлагаемому по технической сущности и достигаемому результату  вл етс  микропрограммное устройство управлени , содержащее формирователь адреса, счет чик адреса, первый и второй дешифратор , блок пам ти микрокоманд, регистр микрокоманд, счетчик тактов, генератор импульсов, триггер, К груп элементов И, первьй элемент И, причем входы логических условий устройства соединены с первой группой входов формировател  адреса, выходы , которого соединены с первой группой информационных входов счетчика адре са, входы кода операции устройства соединены с второй группой информационных входов счетчика .адреса, выходы которого соединены с входами первого дешифратора, выходы которого соединены с адресными входами блока пам ти микрокоманд, первый - т-й выходыблока пам ти микрокоманд соединены с информационными входами первой - К-й групп элементов И, выходы счетчика тактов соединены с входами второго дешифратора, выходы которого соединены с управл ющими входами первой - К-й групп элементов И соответственно, вход пуска устройства соединен с управл ющим входом генератора импульсов, первый выход которого соединен с первым входом первого элемента И 23. Недостатком известного устройства  вл етс  большой объем оборудовани . Этот недостаток обусловлен существенной информационной избыточностью кодов микрокоманд, хран щихс  в блоке пам ти. Цель изобретени  - уменьшение объема .оборудовани . Поставленна  цель достигаетс  тем, что микропрограммное устройство управлени , содержащее формирователь адреса, счетчик адреса, первый и второй дешифраторы, блок пам ти микрокоманд , регистр микрокоманд, счетчик тактов, генератор импульсов, триггер К (К - количество зон блока пам ти микрокоманд) групп элементов И, первый элемент И, причем входы логических условий устройства соединены с первой группой входов формировател  адреса, выходы которого соединены с первой группой информационных входов счетчика адреса, входы кода операции устройства соединены с второй группой информационных входов счетчика адреса, выходы которого соединены с входами первого дешифратора , выходы которого соединены с адресными входами блока пам ти микрокоманд (т - разр дность блока пам ти микрокоманд), выходы блока пам ти микрокоманд с первого по т-й соединены с информационными входами соответствующих элементов И с первой по К-ю группы, выходы счетчика тактов соединены с входами второго дешифратора , выходы которого соединены с 3 управл ющими входами соотрштствующих э.пементов И с первой по К-ю группы, вход пуска устройства соединен с управл ющим входом генератора .импуль сов, первый выход которого соединен с первым входом первого элемента И, устройство содержит (К+1)-ю, (К+2)-ю и (К+3)-ю группы элементов И, второй элемент И и элемент задержки, причем второй выход генератора импульсов соединен с С-вхрдом триггера и управл ющим входом блока пам ти микрокоманд , (т+1)-й выход которого соединен с D-входом триггера, единичный выход триггера соединен с инверсным входом второго элемента И и вторым входом первого элемента И, выход которого соединен со счетными входами счетчика адреса и счет чика тактов, первый выход генератора импульсов соединен с пр мым входом второго элемента И, выход которого соединен с установленным входо счетчика тактов, входом элемента за держки и управл ющими входами элементов И (К+1)-й - (К+3)-й групп, выходы элементов И с первой К-ю гру пы соединены с информационными вход ми регистра микрокоманд, выход элемента задержки соединен с установоч ным входом регистра микрокоманд, с первой по третью группы выходов которого соединены с информационными входами соответствующих элементо И соответственно с (К+1)-й по (К+3) группы, выходы элементов И (К+1)-й группы соединены с второй группой входов формировател  адреса и треть ей информационной группой входов счетчика адреса, вьтходы элементов И с (К+2)-й по (К+3)-ю группы соеди нены соответственно с выходами микр операций устройства и третьей группой входов формировател  адреса. Сущность изобретени  состоит в упрощении устройства путем снижени  объема блока пам ти микрокоманд на основе увеличени  средней мощности кодов микрокоманд. Средн   мощность кодов микрокоманд в предлагаемом ус ройстве увеличиваетс  за счет группировани  неинформативных (нулевых) зон в правой части кодов микрокоманд; декомпозиции кодов микрокоманд на части и хранени  частей микрокоманд в отдельных линейках блока пам ти; удалени  неинформативных частей из кодов микрокоманд 9604 и введени  соответствующих технических средств. Коды микрокоманд дел тс  на К частей, причем кажда  часть, если она  вл етс  информативной (ненулевой ) . хранитс  в отдельной линейке блока пам ти. Неинформативные (нулевые) части в блоке пам ти не хран тс . Последн   информативна  часть микрокоманды отмечаетс  нулевой меткой. На фиг, 1 приведена функциональна  схема предлагаемого микропрограммного устройства управлени ; на фиг, 2 - пример упаковки информации в известном и предлагаемом устройствах . Микропрограммное устройство управлени  содержит (фиг. 1) формирователь 1 адреса, состо щий из группы элементов И 2 и группы элементов СУММА ПО МОДУЛЮ ДВА 3, счетчик 4 адреса, первый дешифратор 5, блок 6 пам ти микрокоманд, первую - К-ю группы элементов И 7,1-7.К соответственно , регистр 8 микрокоманд с пол ми: адресным 8.1, микроопераций 8,2 и логических условий 8,3, (К+1)-ю и (К+2)-ю группы элементов И 9 и 10 соответственно, генератор 11 импульсов, триггер 12, элемент 13 задержки, первьй элемент И 14, счетчик 15 тактов, второй дешифратор 16, (К+3)-ю группу элементов И 17, второй элемент И 18, Устройство имеет также входы логических условий 19, кода операции 20, пуска 21 и выход 22 микроопераций. На фиг. 2 Nn и т - число микрокоманд и разр дность исходного блока пам ти известного устройства и N и m - число линеек и разр дность блока пам ти предлагаемого устройства. Фигурными скобками объединены линейки блока пам ти предлагаемого устройства , соответствующие одной микрокоманде , котора  хранитс  в блоке пам ти известного устройства. Соответствие между микрокомандами обозначено стрелкой. Заштрихованной части блоков соответствуют неинформативные (нулевые) зоны, В рассматриваемом примере К 4. Кроме того, в блоке пам ти микрокоманд предлагаемого устройства выделен (без соблюдени  масштаба) разр д метки, причем Z равно 1, если в линейке хранитс  часть кода, котора  не  вл етс  последней 5 в микрокоманде. О-в противном случае . Генератор 11 при наличии разрешающего сигнала на входе 20 генерирует две последовательности импульсов : по импульсам первой последовательности производитс  считьгоание информации из блока 6, по импульсам второй последвовательности осуществл етс  изменение содержимого счетчика 15. Длительность импульсов первой последовательности Г выбираетс  из услови  , где Тсц- врем  считьюани  информации из блока 6 пам ти микрокоманд. Предлагаемое устройство работает следующим образом. .В исходном состо нии все элементы пам ти обнулены. На первом выходе дешифратора 16 присутствует высокий потенциал, открывающий группу элемён тов И 7.1. В счетчик 4с входа 20 за писан код операции (начальньй адрес) По потенциальному сигналу Пуск, поступающему на вход 21, генератор 11 формирует импульс первой последовательности , по которому происходит считывание информации из блока 6. Перва  часть микрокоманды через элементы И 7,| залисываетс  в первые m разр дов регистра 8, Если данна  микрокоманда состоит из нескольких частей, то на (пЦ-1)-м выходе блока 6 по вл етс  еиничный сигнал, который запоминаетс  триггером 12, Тогда импульс второй последовательности , проход  через открытый элемент И 14, увеличивает содержимое счетчиков 15 и 4 на единицу и дешифратор 16 открывает следующую группу элементов И 7.2. Элемент И 18 при этом закрыт и код из регистра 8 не считываетс . Следующим импульсом первой последовательности из блока 6 пам ти по увеличенному на единицу 606 адреса, записанному в счетчике 4, считываетс  очередна  часть микрокоманды . Если эта часть не  вл етс  последней, то устройство функционирует по описанному выше алгоритму: во вторые m разр дов регистра 8 передаетс  часть кода микрокоманды, триггер 12 находитс  в единичном состо нии, следующим импульсом второй последовательности содержимое счетчиков 4 и 15 увеличиваетс  на единицу. Если данна  часть  вл етс  последней , частью кода микрокоманды, т.е. Z 0, то триггер 12 устанавливаетс  в нулевое состо ние, закрывает элемент И 14 и открывает элемент И 18. Тогда по очередному импульсу второй последовательности счетчик 15 устанавливаетс  в нулевое состо ние. сигналы микроопераций с-пол  8.2 регистров вьщаютс  на выходы 22, код адреса с пол  8.1 поступает в формирователь 1 адреса (переменна  часть) и счетчик 4 (посто нна  часть), а код логических условий (если микрокоманда  вл етс  микрокомандой ветвлени ) через элементы И 17 маскирует значени  логических условий с входа 19. Затем производитс  обнуление регистра 8 импульсом с выхода элемента 13. По Сформированному в счетчике 4 адресу очередной микрокоманды из блока 6 пам ти считываетс  информаци  и устройство работает в соответствии с описанным алгоритмом. Таким образом, технические преимущества предлагаемого устройства состо т в существенном уменьшении объема блока пам ти (а следовательно , повьшении надежности) и расширении области применени  устройства за счет возможности безызбыточного хранени  микрокоманд переменной длины .

1

,,,,.,Х

Нп

у////////Щ.

.

/ть.

п.

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее формирователь адреса, счётчик адреса, первый и второй дешифраторы, блок памяти микрокоманд, регистр микрокоманд, счетчик тактов, генератор импульсов, триггер К, (К - количество зон блока памяти микрокоманд) групп элементов И, первый элемент И, причем входы логических условий устройства соединены с первой группой входов формирователя адреса, выходы которого соединены с первой группой информационных входов счетчика адреса, входы кода операции устройства соединены с второй группой информационных входов счетчика адреса, выходы которого соединены с входами перво го дешифратора, выходы которого • соединены с адресными входами блока памяти микрокоманд (m-разрядность блока памяти микрокоманд), выходы блока памяти микрокоманд с первого по m-й соединены с информационными входами соответствующих элементов

   И с первой по К-ю группы, выходы счетчика тактов соединены с входами второго дешифратора, выходы которого сёединены с управляющими входами соответствующих элементов И с первой по К-ю группы, вход пуска устройства соединен с управляющим входом гене »ратора импульсов, первый выход которого соединен с первым входом первого элемента И, отличающееся тем, что, с целью уменьшения объема оборудования, устройство содержит (К+1)-ю, (К+2)-ю и (К+3)-ю группы элементов И, второй элемент И и элемент задержки, причем второй выход генератора импульсов соединен с С-входом триггера и управляющим входом блока памяти микрокоманд, (ш+1)-й выход которого соединен с D-входом триггера, единичный выход триггера соединен с инверсным входом второго элемента И и вторым входом первого элемента И, выход которого соединен со счетными входами счетчика адреса и счетчика тактов, первый выход генератора импульсов соединен с прямым входом второго элемента И, выход которого соединен с установочным входом счетчика тактов, входом элемента задержки и управляющими входами элементов И (К+1)-й - (К+3)-й групп,· выходы элементов И с первой по К-ю группы соединены с информационными входами регистра микрокоманд, выход элемента задержки соединен с установочным входом регистра микрокоманд, с первой по третью группы выходов которого соединены с информационными входами соответствующих элементов И счетчика адреса, выходы элементов И с (К+2)-й по (К+3)-ю группы соеди пены соответственно с выходами микроопераций устройства и третьей группой входов формирователя адреса соответственно с (К+1)-й по (К+3)-ю группы, выходы элементов И (К+1)-й группы соединены с второй группой входов формирователя адреса и третьей информационной группой входов которого соединены с управляющими входами первой - К-й групп элементов И соответственно, вход пуска устройства соединен с управляющим 'входом генератора импульсов, первый выход которого соединен с первым входом первого элемента И £2}.

   Недостатком известного устройства является большой объем оборудования. Этот недостаток обусловлен существенной информационной избыточностью кодов микрокоманд, хранящихся в блоке памяти.

   Цель изобретения - уменьшение объема .оборудования.

   Поставленная цель достигается тем, что микропрограммное устройство управления, содержащее формирователь адреса, счетчик адреса, первый и второй дешифраторы, блок памяти микрокоманд, регистр микрокоманд, счетчик тактов, генератор импульсов, триггер К (К - количество зон блока памяти микрокоманд) групп элементов И, первый элемент И, причем входы логических условий устройства соединены с первой группой входов формирователя адреса, выходы которого соединены с первой группой информационных входов счетчика адреса, входы кода операции устройства соединены с второй группой информационных входов счетчика адреса, выходы которого соединены с входами первого дешифратора, выходы которого соединены с адресными входами блока памяти микрокоманд (ш - разрядность блока памяти микрокоманд), выходы блока памяти микрокоманд с первого по m-й соединены с информационными входами соответствующих элементов И с первой по К-ю группы, выходы счетчика тактов соединены с входами второго дешифра_ι тора, выходы которого соединены с