SU1644392A1 - Устройство защиты от ошибок - Google Patents

Abstract

Изобретение относитс  к технике св зи и вычислительной технике. Его использование в адаптивных системах передачи дискретной информации по каналам низкого качества позвол ет повысить эффективность декодировани  и быстродействие устройства. Устройство содержит регистры 1, 2 сдвига, блок 4 декодировани , элемент ИЛИ 5 и блок 8 посто нной пам ти . Благодар  введению блока 3 коммутации , делител  6 частоты и счетчика 7 импульсов в устройстве обеспечиваетс  суперпозици  сегментов двух повторений кодового слова, что позвол ет снизить общее число повторов . 2 ил.

Description

Изобретение относитс  к технике св зи и вычислительной технике и может быть использовано в адаптивных системах передачи дискретной информации по каналам низкого качества.

Цель изобретени  - повышение эффективности декодировани  и быстродействи  устройства.

На фиг. 1 приведена функциональна  схема устройства$ на фиг. 2 - принцип его работы.

Устройство защиты от ошибок содержит первый 1 и второй 2 регистры сдвига, блок 3 коммутации, блок 4 декодировани , элемент ИЛИ 5, делитель 6 частоты, счетчик 7 импульсов и блок 8 посто нной пам ти. На фиг. 1 обозначены вход 9 и выход 10 ус-тройства-. Тактовые входы регистров 1, 2 и блока 4 (на фиг. 1 не показаны ).

Блок 4 декодировани  служит дл  декодировани  используемого кода с обнаружением ошибок. Его пр мой и инверсный выходы ошибки импульсные.

Делитель 6 частоты может быть реализован на счетчике.

Блок 3 коммутации может представл ть собой п двухвходовых коммутаторов (п - длина кодового слова) каждый со своим управл ющим входом.

Блок 8 посто нной пам ти предназначен дл  хранени  сигналов, управл ющих работой блока 3 коммутации.

Устройство работает следующим образом .

В исходном состо нии устройства делитель 6 и счетчик 7 наход тс  в сброшенном состо нии. На управл ющих входах блока 3 коммутации действуют управл ющие сигналы, считываемые по первому адресу из блока 8 постоф

Јь Ј ОЭ СО N)

 нной пам ти, задаваемому нулевой комбинацией на выходах счетчика 7.

Первое и второе повторени  кодовой комбинации, поступающей на вход 9, записываютс  в регистры 1 и 2.Блок 3 коммутации осуществл ет коммутацию по управл ющим сигналам, действующим на его управл ющих входах из блока 8,своих вторых информационных входов (т.е. выходов второго регистра 2) с входами блока 4, где кодова  комбинаци  провер етс  на наличие ошибок. Если в кодовой комбинации имеютс  ошибки, то блок 4 формирует га пр мом выходе ошибки импупьсной сигнал, который занусгаег счегчик 7   делитель 6, На выходе счетчика 7 по вл етс  следующа  комбинаци , определ юща  адрес считывани  управл ющих сигналов из блп а 8 посто нной пам ти. Блок 3 коммутации по этим управл ющим сигналам осуществл ет коммутацию своих пер- вьгх информационных входов с входами блока 4, где (второе повторение) кодова  комбинаци  снова провер ет ,д на наличие ошибок. В случае наличи  ошибок 1 л полном выходе ошибки блока 4 лотвл етсч управл ющий сигнач, увеличивающий состо ние счетчика 7 и делител  6 ла единицу. По адресу, задаваемому счетчиком 7, из блока 8 посто нней пам ти считываютс  следующие управл ющие сигналы,, по которым блок 3 коммутации осуществл ет коммутацию СБОИТ входов и выходов согласно схеме, представленной на фиг. 2. Кал видно из этой схемы, каждое повторение кодового слова делитс  на два сегмента (в нумерации на фиг. 2 индексы обозначают номера соответствующих сегментов в повороте ) . После этого формируют две новые комбинации путем суперпозиций сегментов из разных повторений. При наличии в каждой из новых комбинаций ошибок их сегменты снова дел тс  на две части, и формируютс  четыре новых комбинации и т.д. На i-м шаге число,сегментов ,в каждом повторении К - 21.

Когда образованна  в результате аких суперпозиций кодова  комбинаи  не будет содержать ошибок, блок декодировани  формирует на инверсном выходе ошибок управл ющий сигнал , который поступает через элемент ИЛИ 5, сбрасывает делитель 6 и

0

5

0

счетчик 7 в исходное состо ние и разрешает стирание информации из регист- .ров 1 и 2. Если же в случае перебора всех М возможных комбинаций суперпозиционных сегментов кодовых комбинаций дл  заданного числа ни одна из образованных кодовых комбинаций не удовлетвор ет требовани м достоверности в блоке 4, то на выходе делител  6, коэффициент делени  которого равен М, по вл етс  сигнал переполнени , который через элемент ИЛИ 5 сбрасывает в исходное состо ние делитель 6, счетчик 7 и регистры 1 и 2, а на выход 10 кодова  комбинаци  не поступает (т.е. стираетс ).

Веро тность правильного декодировани  кодовой комбинации с N-ro повтора определ етс  выражением i , ,Н

А

1 - (1 РПМ ) )

где Р„л, веро тность правильного

декодировани  кодовой комбинации с 1-го повтора. Предельно достижимое значение Р, достигаетс  при К п, т.е. когда длина каждого сегмента равна одному биту. При этом кодова  комбинаци  будет неправильно декодирована в случае, если хот  бы в одной одноименной позиции двух комбинаций будет ошибка. Отсюда веро тность правильного декодировани 

П

Ч

- 1 - Р02 ,

0

5

0

5

где п Р

-длина кодовой комбинации,

-веро тность ошибки в дискретном канале.

Напрлмер, при РО 5 10 дл  получени  Рпд 0,99 требуетс  шесть повторов кодовой комбинации вместо дес ти у известных устройств.

Claims (1)

1. Формула изобретени 

   Устройство защиты от ошибок, содержащее первый и второй регистры сдвига, блок посто нной пам ти, блок декодировани , инверсный вход ошибки которого соединен с первым входом элемента ИЛИ, отличающее- с   тем, что, с целью повышени  эффективности декодировани  и быстродействи  устройства, в него введены блок коммутации, счетчик импульсов и делитель частоты, информационный вход первого регистра сдвига  вл етс  входом устройства, последова5164439

   тельный выход первого регистра сдвига соединен с информационным входом второго регистра сдвига,параллельные выходы первого и второго регистров сдвига подключены соответственно к первым и вторым информационным входам блока коммутации , выходы которого соединены с входами блока декодировани ,информационный выход которого  вл етс  выходом уст- Q 1 ройства, пр мой выход ошибки блока декодировани  подключен к счетным

   входам делител  частоты и счетчика импульсов, выходы которого соединены с входами блока посто нной пам ти, выходы которого подключены к управл ющим входам блока коммутации, выход делител  частоты соединен с вторым входом элемента ИЛИ, выход которого подключен ко входам сброса регистров сдвига, делител  частоты и счетчика импульсов.