SU1251083A1 - Устройство дл контрол передачи информации - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и предназначено дл  использовани  в трактах передачи дискретной информации между цифровыми устройства1-ш. Целью изобретени   вл етс  повышение достоверности контрол . Устройство дл  контрол  передачи информации содержит два узла свертки по модулюгДва, два регистра, информационные входы, информационные выходы, две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группу Т-триггеров, элемент ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, двоичный двухразр дный счетчик, формирователь импульсовj блок управлени . В устройстве информаци  передаетс  по каналам передачи информации в пр мом и инверсном виде. 2 ил. to (Л

Description

1

Устройство относитс  к вычислительной технике и предназначено дл  использовани  в трактах передачи дискретной информации между цифровыми устройствами.

Цель изобретени  повьшение дос товерности контрол .

На фиг. 1 приведена функциональна  схема устройства дл  контрол  передачи информации; на фиг. 2 - функциональна  схема блока управлени  .

Устройство дл  контрол  передачи информации содержит два узла 1 и 2 свертки по модулю два, два регистра 3 и i, информационные входы 5, информационные выходы 6, две груп пы элементов ИСКЛЮЧАКШ ЕЕ ИЛИ 7 и 8, группу Т триггеров 9, элемент ИЛИ 10, элемент ИСКЛЮЧАЩЕЕ ИЛИ 11, двоичный двухразр дный счетчик 12, формирователь 13 импульсов, блок 14 управлени , выход 15 синхросигналов выход 16 блокировки устройства и вход 17 синхронизации устройства, каналы 18 передачи информации и син росигналов.

Блок 14 управлени  содержит четыре формировател  Импульсов 19 22, -два элемента ШШ 23 и 24, элемент И 25, Е8 триггер 26 и дешифратор 27

Устройство работает следующим образом.

Передаваема  информаци  с информационных входов 5 поступает на входы узла 1 свертки по модулю два и на входы элементов ИСКЛЮЧАЩЕЕ ИЛИ 7 первой группы. Сигнал дополнени  до нечетности с инверсного выхода узла 1 свертки по модулю два поступает на N-bA элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7 первой группы. На вторые входы этих элементов, на (К+)-ый вход первого регистра 3 и на вход формировател  13 импульсов с входа 17 синхронизации устройства посту-.: пают имтгульсы синхронизации. Формирователь 13 импульсов по перепадам уровн  входного синхросигнала/ вырабатывает короткие импульсы, поступающие на С-вход первого регистра 3. На информационные входы регист- ipa 3 с выходов элементо в ИСКЛЮЧАЮЩЕЕ ИЛИ 7 первой группы во вреин действи  единичного уровн  входного синхроимпульса поступает информаци  в инверсном виде, а во врем  действи  его нулевого .уровн  - в

510832

пр мом виде. Эта информаци  импульсами с формировател  13 заноситс  в первые N разр ды регистра 3, а в (N+O-brii разр д регистра 3 заносит5 с  синхросигнал. Регистр 3 предназначен дл  прив зки фронтов включени  и выключени  информационных сигналов к фронтам переключени  синхросигнала. Информационный код

10 в пр мом и инверсном видах поступает через каналы 18 передачи информации на входы элементов ИСКЛЮЧАЮ- . ЩЕЕ ИЛИ 8 - второй группы, а синхросигнал через канал передачи 18

15 синхросигнала поступает на вторые входы элементов ИСКЛЮЧАЩЕЕ ШШ 8 второй группы и на блок 4 управлени , запуска  его .

Информационный код только в пр - 20 мом виде с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8 второй группы поступает на входы второго регистра 4, входы узла 2 свертки по модулю два и на входы группы Т-триггеров 9.

25 С выхода узла 2 свертки по моду- лю два сигнал дополнени  до нечетности на пр мой вход разрешени  записи второго регистра 4 и на инверс- Ш1Й вход разрешени  счета двоичного

30 двухразр дного счетчика 2. С выхода блока I4 управлени  на R-входы двоичного двухразр дного счетчика 12 и Т-триггеров группы 9 выдаетс  короткий импульс обнулени , совпадающий по времени с передним (положительным ) фронтом синхроимпульса и устанавливающий Т-триггер и двоичный двухразр дный счетчик в нулевое состо ние ,

По окончании действи  сигнала обнулени  блок 14 управлени  выдает первый импульс записи, совпадающий по времени с единичным значением уровн  сигнала синхронизации и поступающий на С-вход второго регистра 4, на С-входы Т-триггеров группы 9 и на счетный вход двоичного двухразр дного счетчика 12.

Те Т-триггеры группы 9, на Т-вхо- ды которых приходит единичный уровень с выходов элементов ИСКЛЮЧАЮ1ЦЕЕ ИЛИ ,8 второй группы, переключаетс  в единичное, состо ние.

При отсутствии сбоев по модулю 55 два с пр мого выхода узла 2 свертки по модулю два снимаетс  единичный уровень, поступающий на вход разрешени  записи второго регистра 4. Во

35

40

15

второй регистр 4 прои ппдитс  запись инфо1;)ма1:;ии, поступающей с выходов элементов ИСКЛЮЧАЮЩЕЕ HJM 8 второй группы. Этот же единичный уровень поступает на инверсшлй вход разреше- 5 ни  счета двоичного двухразр дного Счетчика 12 и запрещает его переключение .

При наличии сбо  с пр мого выхода узла 2 свертки по модулю два снимает- О с  нулевой уровень, который поступает на пр мой вход разрешени  записи второго регистра 4 и запрещает запись в него информации. Этот же нулевой уровень поступает на инверсный вход разрешени  счета двоичного двухразр дного счетчика 12, при этом счетчик по сигналу, приход щему на его счетный вход, увеличивает свое состо ние на единицу. .

По заднему (отрицательному) фронту синхроимпульса блок 14 управлени  вырабатывает второй импульс записи , который так же, как и первый, поступает на С-входы второго регист- 23 а 4 и Т-триггеров группы 9 и на счетный вход двоичного двухразр дного счетчика 12. Этот импульс, как первый, при отсутствии сбо  по моулю два осуществл ет запись инфор ации во второй регистр 4, а при наичии сбо  увеличивает состо ние воичного двухразр дного счетчика 12 на единицу. Одновременно с этим е Т-триггеры группы 9, на Т-входы оторых приходит единичный уровень выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8 второй группы, как и во врем  действи  первого импульса записи, переключаютс  в нулевое состо ние. Смена уровн  на Т входах любых Т- триггеров сигнализирует о наличии ошибки в канапе, соответствующем данному Т триггеру группы 9. При этом данные Т-триггеры группы 9, соответствующие неисправным (сбойным ) каналам, установлены после окончани  действи  второго импульса записи в единичное состо ние.

Сигналы единичного уровн  с выходов Т-триггеров неисправных (сбойных) каналов поступают на входы элемента ИЛИ 10 и на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11.

20

30

35

40

45

50

На выходе элемента ИЛИ 10 при себе возникает единичный уровень, поступающий в блок 14 управлени . На выходе элемента ИС1аЮЧАЮЩЕЕ ИЛИ

15

5

О

51083

1

ко же

единич{сь:и уровень возникает толь- при од гократной , он так- поступает в блок 14 управлени . При отсутствии ошибок или при однократной ошибке одного разр да за врем  одного такта передачи блок 14 управлени  вьщает на выход 15 синхросигналов синхроимпульс после окончани  действи  второго сигнала записи.

При двукратной ощибке в одном разр де (т.е. при ощибках в разр де кок при передаче кодового слова в пр мом виде, так и при передаче в инверсном виде за один такт синхросигнала ) или при ошибках в не-: скольких разр дах синхроимпульс на выход 15 синхроимпульсов не выдаетс , а выдаетс  сигнал блокировки 20 на выход 16 блокировки устройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  передачи информации, содержащее два уз ла свертки по модулю два и два регистра , причем разр дные выходы первого регистра подключены к соответствующим информационным входам каналов передачи информации и синхросигналов , входы первого узла свертки по модулю два  вл ютс  информационными входами устройства, а входы второго узла свертки по модулю два объединены с информационными входами второго регистра, выходы которого  вл ютс  информационными выходами устройства, отлич. ающее с  тем, что, с целью повышени  достоверности контрол , в него введены; две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группа Т-триггеров, элемент ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, двоичный двухразр дный счетчик, формирователь импульсов и блок управлени , причем блок управлени  содержит четыре формировател  импульсов, два элемента ИЛИ, элемент И, RS-триггер и дешифратор , входы которого соединены соответственно с выходом элемента ИСКЛЮЧАЮЩЕЕ ШШ, с выходом элемента ИЛИ устройства и выходами первого и второго разр дов двоичного двухразр дного счетчика, п тый, восьмой и дев тый выходы дешифратора подключены к соответствующим входам первого элемента ИЛИ, выход которого соединен с S-входом RS-триггера, пр мой -выход которого  вл етс  выходом

   блокировки устройства, инверсный выход RS-триггера подключен к перво му входу элемента И, выход которого  вл етс  выходом j синхросигналов устройства, второй вход элемента И блока управлени  соединен с выходом первого формировател  импульсов, ин- версйый вход которого соединен с первым входом второго элемента ИЛИ и с выходом второго формировател  импульсов, инверсный вход которого объединен с пр мым входом третьего формировател  импульсов и с первыми входами элементов ИСКЛЮЧАКШЩЕ ИЛИ второй группы и подключен -.к выходу Канала передачи синхросигналов, выход третьего формировател  импульсов соединен с инверсным входом четвёртого формировател  импульсов, с R-входом RS-триггера и подключен к входам сброса двоичного счетчика и Т триггеров группы устройства, выход четвертого формировател  импульсов блока управлени  соединен с вторым входом второго элемента ИЛИ, выход которого соединен с С входами геров группы, синхровходом второго регистра и счетным входом двоичного двухраэр дного счетчика, вход синхронизации устройства соединен с первыми входами элементов ИСКЛЮЧАЩЕЕ ИЛИ

   Гпервой группы и входом формировател  импульсов, вьщод которого соединен с синхровходом первого регистра, информационные входы которого соединены с выходами соответствующих элементов ИСКЛЮЧАЮЩЕЕ или первой группы, а (Н+1)-й вход первого регистра соединен Q входом синхронизации устройства , входы элемента ИСКПИЧАНЯЦЕЕ ИЛИ соединены с соответствующими входами элемента ИЛИ и соответствующими выходами Т-триггеров группы, Т-входы которых соединены с соответствующими информациони 1ми входами второго регистра и с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вто- рые входы которых подключены к выходам каналов передачи информации, выход второго узла свертки по модулю два соединён с пр мым входом разрешени  записи второго регистра и с инверсным входом разрешени  счета двоичного двухразр дного чика, инверсный выход первого узла свертки по -модулю два соединен с вторым входом N - го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы,, вторые входы остальных (N -)х элементов кото рой  вл ютс  информационными входами устройства .

   (pue.2