SU590822A1 - Устройство дл передачи информации - Google Patents

Устройство дл передачи информации

Info

Publication number
SU590822A1
SU590822A1 SU742087028A SU2087028A SU590822A1 SU 590822 A1 SU590822 A1 SU 590822A1 SU 742087028 A SU742087028 A SU 742087028A SU 2087028 A SU2087028 A SU 2087028A SU 590822 A1 SU590822 A1 SU 590822A1
Authority
SU
USSR - Soviet Union
Prior art keywords
shift register
switch
counter
inputs
register
Prior art date
Application number
SU742087028A
Other languages
English (en)
Inventor
Владислав Валентинович Лосев
Original Assignee
Минский радиотехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минский радиотехнический институт filed Critical Минский радиотехнический институт
Priority to SU742087028A priority Critical patent/SU590822A1/ru
Application granted granted Critical
Publication of SU590822A1 publication Critical patent/SU590822A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ
Изобретение относитс  к устройствам дискретной обработки информации и может быть использовано в св зных и радиолокационных системах различного назначени , модулирующий сигнал которых представл ет собой линейную двоичную последовательность.
Известно устройство синхронизации генератора М-последовательности, содержащее коррел тор и регистр сдвига с обратной св зью через сумматор по модулю два.
Из известных устройств наиболее близким по технической сущности  вл етс  устройство дл  передачи информации, содержащее регистр сдвига, выход которого подключен к первому входу сумматора, второй вход которого соединен с первым выходом переключател , второй выход первого переключател  подключен к одному из входов счетчика и входу коррел тора, третий выход переключател  .подключен к одному из ВхХодов регистра, другие входы которого подсоединены к выходам второго переключател , блок управлени , соединены с выходом счетчика, другой вход которого соединен с выходом сумматора через элемент ИЛИ-НЕ.
Увеличение уровн  шума приводит к увеличению длины запоминаемого отрезка. Например , если число символов , то дл  исправлени  7-10 ошибок требуетс  анализировать отрезок последовательности .
Другое преп тствие, которое возникает при реализации этой схемы, заключаетс  в том, что регистр сдвига дл  запоминани  / символов должен иметь много отводов. Последнее
обсто тельство сильно затрудн ет использование унифицированных больших интегральных регистров, которые, как правило, имеют мало выводов. Целью изобретени   вл етс  повышение помехоустойчивости устройства.
Поставленна  цель достигаетс  тем, что в устройство введены дополнительные переключатель , счетчики, сумматоры и элементы ИЛИ-НЕ, блок пам ти, первые выходы которого подключены к одним из входов дополнительных сумматоров, вторые выходы блока пам ти соединены с другими входами дополнительных сумматоров через дополнительный переключатель, выход которого соединен со
входом первого .переключател , третьи выходы блока пам ти подключены ко входам второго переключател , выходы дополнительных сумматоров соединены с управл ющими входами и через дополнительные элементы
ИЛИ-НЕ со счетными входами дополнительных счетчиков, выходы которых подключены к блоку управлени , выходы которого соединены с управл ющими входами блока пам ти. На чертеже приведена блок-схема устройства .
Устройство дл  .передачи информации содержит регистр сдвига 1, сумматор 2, первый переключатель 3, счетчик 4, коррел тор 5, блок пам ти 6, блок управлени  7, второй переключатель 8, элемент ИЛИ-НЕ 9, дополнительные счетчики 10, 11, дополнительный переключатель 12, дополнительные сумматоры 13, 14, дополнительные элементы ИЛИ- НЕ 15, 16.
Блок пам ти выполнен на регистрах 17, 18 элементах И 19, схеме быстрого сдвига 20 и элементах ИЛИ.
Устройство работает следующим образом.
В исходном состо нии переключатель 3 находитс  в верхнем .положении, а на элементы ИЛИ-НЕ 9, 15, 16 подаютс  сигналы, запрещающие прохождение импульсов на входы счетчиков 4, 10, 11. На входы регистра сдвига 1 и на входы регистров 17, 18 блока пам ти 6 поступают символы из канала св зи. Переключатель 8 измен ет свое положение в каждый такт принимаемой последовательности, поэтому в регистр 17 блока пам ти 6 записываютс  только четные символы, а в регистр 18 - только нечетные символы. Скорость .продвижени  информации в регистрах 17 и 18 блока пам ти 6, таким образом, вдвое меньше , чем в регистре сдвига 1. Запрещающие сигналы со входов элементов ИЛИ-НЕ 9, 15, 16 снимаютс , когда соответствующий регистр заполнитс  поступающей информацией. Содерл имое регистров 1, 17, 18 контролируетс  сумматорами 2, 13, 14, подключенными к выщеуказанным регистрам по закону проверочного полинома. Выходной сигнал любого из сумматоров 2, 13, 14 равен, нулю, если ни один из его входов не искажен.
Пусть т обозначает максимальное число  чеек регистра сдвига 1, расположенных между двум  соседними отводами. Тогда, если в счетчик 4 постз.пит подр д т или больще единиц, то это означает, что в регистре сдвига 1 за.писан неискаженный отрезок последовательности длины п, или отрезок, ощибки в котором не обнаружены сумматором 2 (сумматором не обнаруживаютс  ошибки, расположеиие которых подчин етс  закону М-последовательности . Число таких ошибок, по сравнению с общим числом ощибок, мало).
При поступлении в счетчик 4 подр д т единиц он выдает сигнал переполнени , свидетельствующий о том, что в регистре сдвига 1 записан неискаженный отрезок. Если входна  последовательность принимаетс  с ошибками, то на выходе сумматора 2 будут единичные сигналы, которые устанавливают счетчик 4 в исходное состо ние и ввод оценки будет продолжатьс  дальше до тех .пор, пока на выходе сумматора 2 не будет получено подр д т нулей.
Име  п неискалсенных символов в любом из регистров 1, 17, 18, можно засиихронизировать опорный генератор, то-есть установить его фазу, равной фазе приход щей последовательности . В качестве спорного генератора
используетс  регистр сдвига 1. Если произошло переполнение счетчика 4, то дл  определени  фазы опорного генератора никаких дополнительных операций не требуетс . Сигналом переполнени  счетчика 4 через блок управлени  7 переключатель 3 переводитс  в нижнее полол ение и регистр сдвига 1 начинает работать в опорного генератора.
Рассмотрим теперь случай, когда переполнилс  один из счетчиков 10 или 11, то-есть неискаженный отрезок записан в регистре 17 или 18.
Символы, записанные в регистре 17, равны символам, записанным в четных  чейках регистра сдвига 1, а символы, за.писанные в регистре 18, равны символам, записанным в нечетных  чейках регистра сдвига 1. Поэтому , в случае переполнени  счетчика 10, правильно прин тыми могут считатьс  символы, записанные в четные  чейки, а в случае переполнени  счетчика 11 правильно прин тыми могут считатьс  символы, записанные в нечетные  чейки регистра сдвига 1. Теперь остаетс  определить вторую .половину символов в  чейках регистра сдвига 1: нечетные - при переполнении счетчика 10 и четные - при переполнении счетчика 11; эти недостающие символы могут быть вычислены по содержимому регистров 17 пли 18, поскольку  вл ютс  символами М-последовательности, отсто щими от символов, хран щихс  в  чейках регистров 17 или 18, на половину периода последовательности .
Известио, что любой отрезок М-.последовательности может быть экстраполирован на произвольное число тактов путем умножени  его на соответствующую степень матрицы переходов , то-есть если x.(t отрезок М-последовательности в такте t, то через k тактов этот отрезок превратитс  в отрезок x(), равиый
x(t+k) T(t,
где Т - матрица переходов генераторного регистра сдвига 1. Умнол ение на матрицу Г , эквивалентное быстрому сдвигу, производитс  в схеме быстрого сдвига 20 обычными методами . При этом, если произошло переполнение счетчика 10, то дл  вычислений используетс  содержимое регистра 17, а результат умножени  записываетс  в нечетные  чейки регистра сдвига И, а если произошло переполнение счетчика 11, то дл  вычислений используетс  содержимое регистра 18, а результат записываетс  в четные  чейки регистра сдвига 1. Сигналы переполнени  счетчиков подаютс  на элементы 19 блока пам ти 6 и на управл ющие контакты .переключател  12 через блок управлени  7.
Одновременно с вводом начальных условий в  чейки регистра сдвига 1 переключатель 3 переводитс  в нижнее положение. При этом регистр сдвига 1 и сумматор 2 начинают работать в .ме опорного генератора, фаза которого совпадает с фазой приход щего
SU742087028A 1974-11-29 1974-11-29 Устройство дл передачи информации SU590822A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU742087028A SU590822A1 (ru) 1974-11-29 1974-11-29 Устройство дл передачи информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU742087028A SU590822A1 (ru) 1974-11-29 1974-11-29 Устройство дл передачи информации

Publications (1)

Publication Number Publication Date
SU590822A1 true SU590822A1 (ru) 1978-01-30

Family

ID=20604426

Family Applications (1)

Application Number Title Priority Date Filing Date
SU742087028A SU590822A1 (ru) 1974-11-29 1974-11-29 Устройство дл передачи информации

Country Status (1)

Country Link
SU (1) SU590822A1 (ru)

Similar Documents

Publication Publication Date Title
US4414678A (en) Electronic up-down conting system with directional discriminator
SU590822A1 (ru) Устройство дл передачи информации
SU1640814A1 (ru) Устройство дл обнаружени и исправлени ошибок
SU1444822A1 (ru) Устройство дл вычислени пор дковых статистик
SU506818A1 (ru) Устройство дл автоматического определени временных сдвигов между экстремумами колебаний
SU1229970A1 (ru) Устройство дл определени достоверности передачи бинарной информации
SU1254396A1 (ru) Цифровой дискриминатор фазоманипулированного сигнала
SU524312A1 (ru) Устройство задержки импульсов
SU985942A1 (ru) Селектор импульсов по периоду следовани
SU1247773A1 (ru) Устройство дл измерени частоты
SU942017A1 (ru) Стохастический интегратор
SU1035820A1 (ru) Цифровое устройство слежени за задержкой
SU1251083A1 (ru) Устройство дл контрол передачи информации
SU1531227A1 (ru) Устройство дл исправлени ошибок кодов Боуза-Чоудхури-Хоквингема
RU1836680C (ru) Генератор последовательностей случайных чисел
SU482713A1 (ru) Устройство дл измерени временных интервалов
SU799119A1 (ru) Дискриминатор временного положени СигНАлОВ
SU1644392A1 (ru) Устройство защиты от ошибок
RU1777131C (ru) Стохастический генератор функций Уолша
SU1545330A1 (ru) Устройство дл контрол Р-кодов Фибоначчи
RU1777245C (ru) Устройство дл обнаружени ошибок дискретного канала передачи информации
SU866747A1 (ru) Устройство считывани показаний счетчика
SU374594A1 (ru) ВСЕСОЮЗНАЯ 1"ЛШТНО.Ш(кгт-ЯА /
SU738186A1 (ru) Устройство поиска д-последовательности
SU590860A1 (ru) Устройство синхронизации псевдошумовых сигналов