SU1444822A1

SU1444822A1 - Устройство дл вычислени пор дковых статистик

Info

Publication number: SU1444822A1
Application number: SU874250746A
Authority: SU
Inventors: Владимир Владимирович Грицык; Мирослав Андреевич Паленичка; Роман Мирославович Паленичка
Original assignee: Физико-механический институт им.Г.В.Карпенко
Priority date: 1987-05-27
Filing date: 1987-05-27
Publication date: 1988-12-15

Abstract

Изобретение относитс к области вычислительной техники и может быть 6 О использовано в устройствах цифровой обработки сигналов, в частности дл медианной фильтрации сиг налов. Устройство решает задачу вычислени заданной пор дковой статистики последовательности двоичных чисел. Двоичные разр ды вычисл емой пор дковой статистики определ ютс последовательно поразр дно, начина со старшего разр да. Устройство содержит п сдвиговых регистров 1, блок посто нной пам ти 2, п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и п управл ющих коммутаторов 4, где п - размерность рангового фильтра (количество чисел, по которым вычисл етс пор дкова статистика ) . 2 ило с (Л 4 4; 4 00 ISD 1C фиг1

Description

114

Изобретение относитс к вьмисли- тельной технике и может быть использовано в устройствах 1 ифровой обработки сигналов, в частности дл медианной фильтрации сигналов, искаженных помехами о

Целью изобретени вл етс упрощение устройства и повьш1ение его быстродействи

На фиг о 1 показана структурна схема устройства; на .фиг. 2 - структурна схема коммутатора.

Устройство дл вычислени пор дковых статистик содержит п сдвиговых регистров 1, блок 2 посто нной пам ти , п элементов ИСКЛОЧАЮЩЕЕ ИЛИ 3 и п коммутаторов 4. На фиг. 1 также приведены входы 5 и 6 устройства и информационный выход 7 устройства.

Упр авл кнций коммутатор содержит первый элемент И 8, элемент НЕ 9, второй 10 и третий 1Т элементы И.

Устройство реализует алгоритм поразр дного вычислени заданной пор д ковой статистики, например медианы, максимума или минимума. Начина со старшего разр да, очередной i-й разр д требуемой пор дковой статистики определ етс путем анализа i-x раз- р дов всех п чисел с использованием результатов вычислени (i-l)-ro разр да пор дковой статистики.

Устройство работает следугацим образом .

Перед началом работы в сдвиговых регистрах 1 хран тс п чисел входной последовательности, при этом старший разр д i-ro числа вл етс выходной величиной 1-го регистра 1. При по- ступлении тактового импульса на вход 5 устройства в нем реализуетс вычисление очередного k-ro разр да yj пор дковой статистики с номером N. Например, при N (п+1)/2 устрой- ство вычисл ет медиану п чисел, где п - нечетное. Вычисление максимума соответствует значению N 1, а при вычислении минимума N п, В блоке 2 посто нной пам ти реали зуетс следующа булева функци :

1, при N,

N

О, в противном случае,

где а. - значение первого (старшего) разр да i-ro сдвигового регистра 1 в k-M работы. При k 1 оно

O

0

5 0

5

0

5

, av

совпадает со старшим разр дом 1-го числа о Блок 2 посто нной пам ти предварительно програмгффуетс в зависимости от номера N заданной пор дковой статистики таким образом, что в его чейку с адресом а , записываетс результат операции сравнени количества единичных разр дов входного адреса с числом N. При поступлении синхроимпульса на вход счи- тьгоани блока 2 на его выходе по вл етс результат операции сравнени по формуле (1). Посредством элемента ИСКПЮЧАЮ1ЧЕЕ ИЛИ 3 и коммутаторов 4 соответствующие числа входной последовательности устанавливаютс в О или 1 в зависимости от выходного значени блока 2. Тем самым эти числа исключаютс из кандидатов на пор дковую статистику с .заданным номером , так как в данном случае они станов тс минимальными либо максимальными . После тактового импульса на входе 5 на вход 6 устройства подаетс импульс управлени сдвигом сдвиговых регистров 1 и происходит сдвиг вправо на один разр д той информации , котора записана в этих регистрах. Таким образом, после m тактов работы устройства, где m - количество разр дов чисел, будут определены все разр ды вычисл емой

„IIV1

пор дковой статистики у , ,., у„ ,

Claims

Формула изобретени Устройство дл вычислени пор дковых статистик, содержащее п регистров (п - количество чисел), п элементов ИСКЛЮЧАЮЩЕЕ ИЖ, отличающеес тем, что, с целью упрощени устройства и повьш1ени быстродействи , устройство содержит п коммутаторов , блок посто нной пам ти, а регистры выполнены сдвиговыми, при этом последовательный выход i-ro регистра сдвига (i -1, п) подключен к i-му адресному входу блока посто нной паи ти, к первому входу i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и к первому информационному входу i-ro коммутатора , второй информационньй вход которого соединен с выходом соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых подключены к выходу блока посто нной пам ти и вл ютс выходом устройсава, вход считывани блока пост-о нной пам ти объединен с иправл кэдими входами КОММУтаторов и вл етс первым такто ым . говых регистров объединены и вл ют- входом устройства, входы сдвига сдви- с вторым тактовьм входом устройства.

Уг. 2