SU1190524A1 - Устройство дл декодировани корректирующих циклических кодов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОРРЕКТИРУЮЩИХ ЦИКЛИЧЕСКИХ КОДОВ блоковой длины Y, содержащее буферный регистр и распределитель, п выходов которого подключены к первым входам п элементов совпадени , выходы которых через элемент ИЛИ подключены к счетному входу первого счетчика, а также первьй и второй триггеры, (П+1)-й, (п+2)-й, (И+3)-й элементы совпадени  и генератор импульсов , при этом (П+1)-й выход распределител  подключен к первому входу (п+1)-го элемента совпадени , к второму входу которого подключен пр мой выход первого триггера, а выход (ll + 1)-ro элeмeнтia совпадени  подключен к входу записи К-разр дного регистра вьщачи кода, выходы которого  вл ютс  выходами устройства, причем выходы генератора импульсов и второго триггера подключены соответственно к первому и второму входам (ц+2)-го элемента совпадени , выход которого подключен к входу распределител , отличающеес  тем, что, с целью расширени  функциональных возможностей путем декодировани  полного набора кодовых слов в него введены П элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, запоминак ций регистр, кодирующий регистр, второй счетчик и третий триггер, пр мой выход которого , а также выход (п+2)-го элемента совпадени  подключены соответственно к первому и второму входам (fj+3)го элемента совпадени , выход которого подключен к сдвиговому входу кодирующего регистра, к сигнальным входам которого подключены выходы второго счетчика, к входу установки в исходное состо ние которого, а также к входам установки в исходное состо ние кодирук цего и запоминающего регистров подключен инверсный выел ход второго триггера, выход установки в 1 которого  вл етс  входом запуска устройства, а к входу установки в О второго триггера подключен выход ()1 + 1)-го элемента совпадени , первый вход которого объединен с входом установки в О первого счетчика, выход которого подключен к входу установки в О первого ;о о :л триггера, к входу установки в 1 которого, а также к счетному входу второго счетчика и входу установки в 1 третьего триггера подключен hO 4;: ( П+2.)-й выход распределител , (П+3)-й выход которого подключен к входам записи кодирующего регистра и запоминающего регистра, К послед , них выходов которого подключены к сигнальным входам К-разр дного регистра вьщачи кода, при этом выходы буферного и запоминающего регистров подключены соответственно к первым и вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых подключены к вторым входам соответствующих ц

Description

элементов совпадени , причем (п-К)-й выход распределител 

чен к входу установки в О третьевходам запоминающего регистра. , го триггера, а выходы кодирующего подклю- регистра подключены к сигнальным 1190524

Изобретение относитс  к передаче дискретной информации по каналам св зи и может быть использовано в системах стартстопной передачи сигналов на фоне помех, в частности в системах телеуправлени  и телеконтрол  радиовещательного оборудовани  с передачей кодовых сигналов по зан тым вещательным каналам. Цель изобретени  - расширение функциональных возможностей путем декодировани  полного набора кодовых слов. На фиг. 1 представлена структурна  электрическа  схема устройства дл  декодировани  корректирующих циклических кодов; на фиг. 2 - схема кодирующего регистра. Устройртво содержит буферный регистр 1, распределитель 2, элементы совпадени , элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 -4,, элемент ИЛИ 5, первый счетчик 6, генератор 7 импульсов, первый, второй и третий триггеры 8-10, .(п+1)й, (П+2)-й и (п+3)-й элементы 11-13 совпадени , второй счетчик 14, кодирующий регистр 15, запоминающий регистр 16, К-разр дный регистр 17 выдачи кода, кодирующий регистр 15 содержит регистр 18 и сумматор 19 по модулю два. Устройство работает следующим об разом. Первоначально второй триггер 9 н ходитс  в состо нии О, и с его инверсного выхода на вход установки в исходное состо ние второго счетчи ка 14 до 2, кодирующего регистра 15 и запоминающего регистра 16 подаетс  сигнал, устанавливающий эти элементы в состо ние О. Принимаема  п -символьна  двоична  кодова  комбинаци  записываетс  в буферный регистр 1. При этом на вход запуска устройства подаетс  сигнал, перево д щий второй триггер 9 в состо ние 1, в результате отпираетс  (п+2-)-й элемент 12 совпадени , и сигналы от генератора 7 импульсов проход т через него на вход распределител  2. Распределитель 2 действует циклически , причем положительный потенциал поочередно по вл етс  на его выходах , начина  с 1-го и конча  (г1+3)-м, затем циклы повтор ютс  до тех пор, пока процесс декодировани  не заканчиваетс . При первом цикле работы распределител  2 сигнал, по вл ющийс  на его (п+2)-м выходе, переводит второй счетчик 14 в состо ние 1, на втором цикле - в состо ние 2 и т.д. Сигнал с (п+3)-го выхода распределител  2 переписьшает число из второго счетчика 14 в К информационных разр дов п-разр дного кодирующего регистра 15, а также число, которое было до этого записано в кодирующем регистре 15, - в п-разр дный запоминающий регистр 16. Сигнал с (п+2)-го выхода распределител  2 устанавливает в состо ние 1 третий триггер 10, открывающий при этом ()1+3)-й элемент 13 совпадени , через который на сдвигаюпщй вход кодирующего регистра 15 поступают (п-К) импульсов от генератора 7 импульсов, после чего сигналом с ()-ro выхода распределител  2 третий триггер 10 вновь переводитс  в состо ние О, (П+3)-й элемент 13 совпадени  запираетс  до следующего цикла. При поступлении на кодирующий регистр 15 (П-К) сдвигающих импульсов в его  чейках формируетс  одно из слов циклического кода, а именно слово, соответствующее информационным символам, записанным перед этим из второго счетчика 14. Один раз за цикл импульсом с (h+3)-ro выхода распределител  2 очередное кодовое слово переписываетс  в запоминаклций регистр 16. При первом цикле работы распреде лител  2 в запоминакнцем 16 и кодиру щем 15 регистрах оказываетс  записанной нулева  комбинаци , при втором цикле в запоминающем регистре 16 - тоже нулева  комбинаци , однако в кодирующем регистре 15 производитс  вычисление комбинации, соответствующей информационным символам 10...О, причем эта комбинаци  оказьшаетс  в запоминающем регистре 16 при третьем цикле работы распределител  2 и т.д. Таким образом, за (2 +1) циклов работы распределител  2 в запоминающем регистре 16 последовательно по вл ютс  все слов циклического кода, причем каждое слово сохран етс  в запоминающем ре гистре 16 в течение всего цикла. С помощью элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4j-4| кодовое слово, записанное в запо.минающем регистре 16, сравниваетс  с прин тым словом, записанным в буферном регистре 1. При этом сигнал 1 имеетс  на выходах лишь тех из п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, которые соответствуют отличающимс  разр дам в зшом нутых сравниваемых словах. Поэтому оказываютс  открьггы ми лишь те из элементов , совпа дени , которые соответствуют отличающимс  разр дам в прин той и одно из 2 эталонных кодовых комбинаций. За один цикл работы распределител  2 через открытые ц элементов 3,-3ц совпадени  проходит по одному импз су от распределител  2. Количество импульсов на выходе элемента ИЛИ 5 равно числу отличающихс  разр дов в прин той комбинации, записанной в буферном регистре 1, и в одной из эталонных комбинаций, записанной в данный момент в запоминающем регистре 16. Это количество импульсов подсчитываетс  первьм счет.чиком 6, предел счета которого равен (i+D. Если число указанных отличающихс  разр дов превьшает i, то на выходе первого счетчика 6, предел счета которого равен (t+1), возникает, сигнал, перевод щий пер .вый триггер 8 в состо ние О. В результате оказываетс  запертым (п+1)-й элемент 11 совпадени , и через него не может пройти импульс с (п+1)-го выхода распределител  2, при этом вьщача декодированного сигнала не происходит, а сигналы с (п+1)-го и с (И-2)-го выходов распределител  2 устанавливают первый счетчик 6 и первый триггер 8 соответственно в состо ние О и 1, подготовив схему к очередному циклу декодировани . Если число отличающихс  разр дов не превышает t, то в течение Й тактов работы распределител  2 сигнал на выходе первого счетчика 6 не возникает, и первый триггер 8 остаетс  в состо нии 1, в которое он был установлен при предыдущем цикле работы распределител  2 сигналом с его (п+2)-го выхода. В результате к моменту по влени  импульса на, (п + 1)-м выходе распределител  2 остаетс  открытым (Ь+1)-й элемент 11 совпадени , и указанный импульс проходит через этот элемент, осуществив перепись сигналов из К информационных разр дов запоминающего регистра 16 в К-разр дный регистр 17 выдачи кода. При этом на параллельных выходах К-разр дного регистра 17 вьиачи кода  вл етс  декоди- рованньй К-разр дный информационный код, который сохран етс  вплоть до декодировани  следунщего кодового слова. Этот же и fflyльc с выхода (П + О-го элемента 11 совпадени , переводит второй триггер 9 в состо ние О, при этом схема возвращаетс  в исходное состо ние, и процесс декодировани  заканчиваетс . Процесс декодировани  продолжаетс  не более (2 + 1) циклов работы распределител  2, причем может быть закончен на любом из циклов (в зависимости от того, какое кодовое слово прин то ) . В кодирующем регистре 15, при каждом цикле работы распределител  2 за (ц-К) сдвигов вырабатываетс  слово циклического кода, соответствующее записьшаемым с сигнальных входов информационным разр дом.

Sm ftixockt

i

Claims (1)

1. УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОРРЕКТИРУЮЩИХ ЦИКЛИЧЕСКИХ КОДОВ блоковой длины и, содержащее буферный регистр и распределитель, η выходов которого подключены к первым входам h элементов совпадения, выходы которых через элемент ИЛИ подключены к счетному входу первого счетчика, а также первый и второй триггеры, (п+1)-й, (п+2)-й, (h+3)-ft элементы совпадения и генератор импульсов, при этом (П+1)-й выход распределителя подключен к первому входу (п+1)-го элемента совпадения, к второму входу которого подключен прямой выход первого триггера, а выход (Ч + 1)-го элемента совпадения подключен к входу записи К-разрядного регистра выдачи кода, выходы которого являются выходами устройства, причем выходы генератора импульсов и второго триггера подключены соответственно к первому и второму входам (п+2)-го элемента coBnafleHtffl, выход которого подключен к входу распределителя, отличающееся тем, что, с целью расширения функциональных возможностей путем декодирования полного набора кодовых слов в него введены и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, запоминающий регистр, кодирующий регистр, второй счетчик и третий триггер, прямой выход которого, а также выход (п+2)-го элемента совпадения подключены соответственно к первому и второму входам (п+3)го элемента совпадения, выход которого подключен к сдвиговому входу кодирующего регистра, к сигнальным входам которого подключены выходы второго счетчика, к входу установки в исходное состояние которого, а также к входам установки в исходное состояние кодирующего и запоминающего регистров подключен инверсный выход второго триггера, выход установки в 1 которого является входом запуска устройства, а к входу установки в О второго триггера подключен выход (М + 1)-го элемента совпаде-, ния. первый вход которого объединен с входом установки в 0 первого счетчика, выход которого подключен к входу установки в 0 первого триггера, к входу установки в 1 которого, а также к счетному входу второго счетчика и входу установки в ”1” третьего триггера подключен (П+2)-й выход распределителя, (П+3)-й выход которого подключен к входам записи кодирующего регистра и запоминающего регистра, К последних выходов которого подключены к сигнальным входам К-разрядного регистра вьщачи кода, при этом выходы буферного и запоминающего регистров подключены соответственно к первым й вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых подключены ·

   И90524 к вторым входам соответствующих η элементов совпадения, причем го триггера, а выходы кодирующего (п-К)-й выход распределителя подклю- регистра подключены к сигнальным чен к входу установки в ”0” третье- входам запоминающего регистра.