SU1054924A1 - Устройство дл демодул ции двоичных сигналов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ ДВОИЧНЫХ СИГНАЛОВ, содержащее блок преобразовани  входного сигнала , выходы которого подключены к входам блоков обработки сигналов, выходы которого соединены с входами сумматора, выход которого подключен к входу дискриминатора, а также регистр сдвига и блок формировани  I двОичньис комбинаций, выходы кото;рый соединены с соответствующими , входами блоков обработки сигналов, о тлич а ю ще е с   тем что, с целью повышени  достоверности при воздействии межсимвольной инffepфe ренции , введены регистс : пам ти, мажоритарные блоки, коммутатор, распределитель импульсов записи и оперативный регистр, выходы которого подключены к одним входс1м регистров пам ти, другие входы и выходы :которых соединены с выходами распределител  импульсов записи и с входгини. мажоритарных блоков, выходы которых подключены к одним входгил коммутатора, другие входы и выход которого соединены соответственно § с выходами распределител  импульсов записи и с входом регистра (Л сдвига, при этом дополнительные выходы блока формировани  двоичных .комбинаций подключены к входам опе (ративного регистра, соответствующий вход которого соединен с выходом дискриминатора.

Description

Изобретение относитс  к технике радиосв зи и может использоватьс  в системах передачи дискретной информации по каналам св зи с рассе нием энергии принимаемых сигналов во времени и по частоте.

Известно устройство дл  демоду;л ции двоичных сигналов, содержа-щее перемножители,.выходы которых соединены через сумматоры с входами вычитающих блоков, первый дополнительный сумматЬр, блок оценки импульсной реакции и линию задержки, вход которой соединен с выходом блока преобразовани  входного сиг .нала, второй до.полнительный сумматор , выход которогр соединен с входом дискриминатора уровн  с.игнала , регист.р сдвига, выходы которого соединены с первыми входами перемножителей Щ

Однако известное устройство имеет низкую достоверность.

Наиболее близким к изобретению по T.exHH i6CKOMy решению  вл етс  устройство дл  демодул ций двоичных сигналов, содержащее блок преобразовани  входного сигнала, выходы которого подключены к входам блоков обработки сигналов, выходы которых соединены с входами сумматора, выхо которого подкдюЧен к входу дискриминатора , а также регистр сдвига .и блок формировани  двоичных комбинаций , выходы которых соединены с соответствующимивходами блоков обработки сигналов 2 .

Однако .это устройство имеет низкую Достоверность при воздейтсвии межсимвольной интерференции.

Цель и зобретени  - повышение достовернос ти . при воздействии межсимвольной интерференции.

Цель достигаетс  тем, что в .уст ройство дл  демодул ции двоичных сигналов, содержащее блок преобразрвади  входного сигнала, выходы которого подключены к входам блоков обработки сигналов, выходы которых соединены с входами сумматора, выход которого подключен к входу дискриминатора., а также регистр сдвига и блок формировани  двоичнТлх комбинаций, выходы которых соединены с соответствующими входами блоков обработки сигналов, введены регистры пам ти, мажоритарные бло-ки , коммутатор, распределитель импульсов записи и оперативный регист выходы которого подключены к одним входам регистров пам ти, другие входы и выходы которых соединены соответственно с выходами распределител  импульсов записи и с вхо .дами мажоритарных блоков, выходы которых подключены к одним входам коммутйтора, другие входы и выход которого соединены соответственно

с выходами распределител  импульсов записи и с входом регистра сдвига, при этом дополнительные выходы блока формировани  двоичных комбинаций подключены к входам оперативного регистра, соответствующий вход которого соединен с выходом дискриминатора.

На чертеже представлена структурна  электрическа  схема предлагаемого устройства.

Устройство дл  .демодул ции двоичных сигналов содержит блок 1 преобразовани входного сигнала, блоки 2 обработки сигналов, блок 3 формировани  двоичных комбинаций, регистр 4 сдвига, сумматор 5, дискриминатор б оперативный р(агистр 7 регистры 8 пам ти, распределитель 9 импульсов записи, мажоритарные блоки 10 и Коммутатор И.

Устройство работает следующим образом.. .

С выхода блока 1 сигнал по каждой компоненте в виде отсчетов длительностью т поступает на вход соответствующего блока 2 обработки сигналов, где в каждый момент Tf имеетс  М отсчетов сигнала где М .пам ть канала М , аТ - длительность реакции канала на элементарную посылку.

. С выходов блока 3 на другие входы соответствующего блока 2 обраi битки сигналов в течение тактового интервала Т поочередно поступают 2 „различных двоичных комбинаций, длины .М.

Из них в блоке 2 на основе отсчетов реакции канала на элементарную посылку формируютс  все возможные варианты ожидаемого входного сигнала на интервале Tg.

Записываем выражение дл  любого отсчета ожидаемого сигнала длительностью Т. Дл  этого вводим обозначени .

Пусть на интервале Т передан информационный символ , тогда любой из остальных М-1 символов на интервале существовани  отклика канала длительностью Т от 1ТО символа обозначаем aij+i -l, где к - номер посылки на интервале (к 1, 2,,..М), например, соот ,ветствует элементу а, при к«2, получаем элемент т.д., . . отсчет реакции канала на элементарную посылку ,М); Хч k-ый отсчет длительностью Т сформированного сигнала на «-ом интервале анализа длительностью Тз ; интервал длительностью Т.на

котором сосредоточена вс  реакци  канала на i -ую посылку, т.е. номер интервала анализа соответствует номеру посылки.

расположенной у правого кра  этого интервала. , , тогда . „ .

I iK J «i- K-e-4e .

а весь сигнал Х (вектор сигнала) на ,интервале f « -)

. .

Перебира  различные наборы В блоке 3, r«eJfsKl,

t fifrO, м-1) , Йлок 2 шлчисл ет меру ; б ЛИЗ ости d(p между. 1|с}и ) сформированным в. блоке 2 сигналом и анализируемым входным сигнсшом i - {XikJ на интервале в смысле выбранного критери .

При этом предполагаетс , что ре;шенйе о предшествующих элементах a;, , где JC 1, прин то достоверно и хранитс  в регистре( 4 сдвига, , сигналы иэ которого поступают в jbJiOK 2д й йеобходикнх вычислений«

Сигналы, овобрсокающие меру близости dji - J (Xii, ib выходов блоков 2 поступают на сумматор 5, где вычисл етс  обща  Мера близости Между анализируемым сигналом J та Т, и 1| -ым вариантом сформированного сигнала Z|t

z,,(iv.iK

На выходе устройства импульс по вл етс  вс кий раз, когда сформированный вариант сигнала оказываетс  наиболее близким (более похо-. жим), на принимаемый сигнал Zji , ло

сравнению со всеми ранее сформирован11Ьми на интервале tii .

Комбинаци  символов , соответс;твующа  этому веткору2; р|. записываетс  в оперативный регистр 7 сигналом с выхода дискриминатора б, т.е. в конце интервала обработки в оперативном регистре 7 оказывает с  записанной комбинаци  символов - соответствук ца  сигналу Z4j, наиболее близкому к прин тому сигналу 2; .

Содержимое оперативного регистра 7 в конце i -го интервала обработки , представл ющее собой проме-, жуточное решение об М символах нсмбинацин переписываетс  в один из регистров 8 пам ти сигналом с распределител  9 импульсов записи, где эти промежуточные решени  хран тс  до вынесени  окончательного решени  о каждом символе комбинации т.е. в течение М тактовых интервалов Т. в конце следующего

;(}+)-го интервала обработки в опе;ративном регистре 7 записываетс 

комбинаци  символов о ,, } котора  очередным сигналом с pacrtpe:делител  9 импульсов записи перепишетс  в следующий регистр 8 пам ти. Через М интервалов обработки в ре5 гистрах 8 .пам ти оказываетс  информаци  о переданных символах {а ;,а,,...,

i4 f - nM-f-- VM+Jf---° M(fA-0Предлагаемое устройство принимает окончательное ииение об элементе а + жцв.-Конце(+М-1)-го интервала обработки с использованием всех предыдущих М промежуточных решений ; способом мажоритарного декодировани . 5 Осуществл етс  это мажоритарными Яблоками 10, подключенными к соответствующим  чейкам pepjCTpoB 8 . Так в конце (i+M-lX-ro такта обработки окончательное решение выноситс  об элементе котОр лй хранитс  на главной диагонали регистров 8 Пс1м ти. С выхода соответствующего мажоритарного блока, входы которого подключены к  чейкам регистров В пам ти, окончательное решение об элементе , через коммутатор И подаетс  на вход регистра 4 сдвига . В конце. (i+M-1)-го интервала обработки регистр 4 сдйига переписывает это значение в свою первую  чейку и на следующем интервале обработки только что вычисленное окончательное решение об а,д,. используетс  в качестве уже известного . символа .i2 .Другие  чей5 ки регистра 4 сдвига также получают новое содержание от соседних слева . чеек. Выходом всего устройства де:модул ции  вл етс  перва   чейка ре гистра 4 сДвига.

0 I Каждый такт указанной процеду-ры обра.ботки повтор етс . i. Синхронность работы устройства I обеспечивает распределитель 9 имIпульсов записи,который, производ  за5 пись Т§ соответствующий регистр 8 па1м ти одновременно подключает ком мутатор к мажоритарному блоку эле:мента . Выходы этого мажориI тарного блока соединены с  чейкаQ |ми регистров 8 пам ти.

Таким образом преимущество предлагаемого , устройства перед известными а аключаетслг в повышении достоверности демодул ции без увеличени  ;времени задержки демодул ции. Повышение достоверности достигаетс  :благодар  более nojftcoMy использованию имек цейс  информации о переданных символах на каждом из анализируемых интервалов и тем самым :снижаетс  вли ние ошибочных решений, полученных ранее, в результате по вышаетс  достоверность передачи информации в системе св зи.

TmT

L

4д;4ддг

тгтт

Claims (1)

1. УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ ДВОИЧНЫХ СИГНАЛОВ, содержащее блок преобразования входного сигнала, выходы которого подключены к входам блоков обработки сигналов, выходы которого соединены с входами сумматора, выход которого подключен к входу дискриминатора, а также регистр сдвига и блок формирования двоичных комбинаций, выходы кото- ; рый соединены с соответствующими входами блоков обработки сигналов, о тлич а ю щ е е с я тем_^ что, с целью повышения:достоверности при воздействии межсимвольной интерференции, введены регистры памяти, мажоритарные блоки, коммутатор, распределитель импульсов записи и оперативный регистр, выходы которого подключены к одним входам регистров памяти, другие входы и выходы :которых соединены с выходами распределителя импульсов записи и с входами, мажоритарных блоков, выходы которых подключены к одним входам коммутатора, другие входы и выход которого соединены соответственно с выходами распределителя импульсов записи и с входом регистра сдвига, при этом дополнительные выходы блока формирования двоичных '•комбинаций подключены к входам оперативного регистра, соответствующий 'вход которого соединен с выходом дискриминатора.

   I