SU427466A1 - Декодирующий накопитель - Google Patents

Description

I

Изобретение относитс  к технике св зи, может быть использовано в системах передачи информации по каналам св зи, подверл енным воздействию помех.

Известен декодируюпдий накопитель, содержащий параллельно включенные регистр сдвига и счетчик повторений с коммутатором на выходе. Регистр сдвига последовательного действи  состоит из каскадов, число которых равно числу разр дов в прин том сообщении (обозначим его через /г), с которым св заны п схем «И и л схем выделени  последовательного типа с пам тью. Вс  схема синхронизируетс  сигналами, поступающими с коммутатора , св занного со счетчиком числа разр дов.

Цель изобретени  - повыщение надежности - достигаетс  тем, что в предлагаемом накопителе между входами счетчика повторений и регистра сдвига введен управл емый коммутатор-ом ключ, а выход регистра сдвига соединен с дополнительными входами ключа через сумматоры, вторые входы которых подсоединены ко входу счетчика повторений.

На чертеже представлена блок-схема предлагаемого устройства.

Накопитель состоит из счетчика повторений /, коммутатора 2, ключа 3, регистра сдвига 4, сумматоров 5 и 5. Счетчик / соединен со входом коммутатора 2, выходы которого соединены с управл ющим входом ключа 3. Выход ключа соединен со входом регистра сдвига 4, выход которого соединен со входами сумматоров 5 и 6, на вторые входы которых поступает входна  информаци . Выходы сумматоров соединены со входами ключа.

Работает накопитель следующим образом.

Прин та  последовательность из п символов поступает одновременно на вход ключа 3, на вход счетчика повторений / и «а входы сумматоров 5 и б. Поскольку идет речь о первом приеме сигнала, сигнал с коммутатора 2 ставит ключ в положение, когда на регистр сдвига 4 проход т сигналы, принимаемые со входа. При этом сигналы с выходов сумматоров не проход т через ключ. Через п тактов прин та  информаци  оказываетс  записанной в регистре 4. При приеме второго повторени  сигнал со счетчика 1 через коммутатор 2 ставит ключ 3 в положение, при котором на регистр сдвига проход т сигналы с выхода сумматора 5. Прин тое сообщение поразр дно поступает на сумматор 5, на второй вход которого поступает первое повторение этой же информации с регистра сдвига 4. Сумматор 5 работает по правилу: 1 + 1 1, , 1+0 2, 0 + . Таким образом, после приема второго повторени  в регистре оказываетс  записанной сумма первого и второго повторений, содержаща  в общем случае символы 0,1 и 2, где 2 - символ неопределенности.

При приеме третьего повторени  сигнал со счетчика повторений 1, через коммутатор 2 ставит ключ 3 в положение, при котором на регистр 4 Проход т сигналы с выхода сумматора 6. Прин тое сообщение поразр дно поступает на сумматор 6, на второй вход которого попадает сумма первого и второго повторений с регистра. Сумматор 6 работает по

лрашлу: l-fl l, 0+0 0, , ,

л

, 2+0 0, где энажом (л) отмечены

оилшолы, оостулаюШ(Ие с регистра. После окончани  третьего повторени  в регистре оказываетс  за1пи1санщой -прин та  ивоичла  последовательность .

При повышенной надежности описанное устройство обладает расширенными функциональными возможност ми, позвол  , в частности , снимать декодированную информацию как в параллельном, так и в последовательном виде.

Предмет изобретени 

Декодирующий накопитель, содержащий параллельно включенные регистр сдвига и счетчик повторений с коммутатором на выходе , отличающийс  тем, что, с целью повышени  надежности, между входами счетчика повторений и регистра сдвига включен управл емый коммутатором ключ, а выход регистра сдвига соединен с дололнительными входами ключа через сумматоры, вторые входы которых подсоединены ко входу счетчика повторений .