SU1159166A1 - Устройство дл кодировани и декодировани дискретной информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ ДИСКРЕТНОЙ ИНФОРМАЦИИ , содержащее в передающей части преобразователь кода, состо щий из двух шифраторов, расп.ргделитель-накопйтель и блок кодировани , входы которого соединены с входами устройства , а выходы подключены к соответствующим входам шифраторов преобразовател  кода, выходы которых соединены с соответствующими информацион ными входами распределитель-накопител , тактовый вход которого соединен с первой тактовой шиной, а выход подключен к выходуiпередающей части, а в приемной части - дешифратор , отличающеес  тем, что, с целью снижени  потерь пропускной способности, в него введены в передающую часть - решающий блок, входы которого подключены к выходам соответствующих шифраторов преобразовател  кода, а выходы - к дополнительным входам распределител -накопител , а в приемную часть блок обнаружени  ошибок, выходной регистр сдвига и распределитель-накопитель , информационньй и тактовый входы которого подключены соответственно к входу приемной части и перW вой тактовой шине, а выходы соедис нены с соответствующими входами дешифратора, первые вькоды которого подключены к соответствующим входам выходного регистра сдвига, а вторые выходы - к входам блока обнаружени  ошибки, выход которого соединен с шиной индикации ошибки, тактовый ел вход выходного регистра сдвига подключен к второй тактовой шине, а высо ход соединен с выходом устройства. Ф

Description

1П5 Изобретение относитс  к вычислительной технике и технике св зки и можат быть использовано в системах передачи дискретной информации. Известно устройство дл  кодировани  и декодиррвани  сигналов в системах передачи цифрових данных, содержащее в передающей части входной регистр , блок сравнени  посьшок, кодер и хронизатор, а в приемной части формирователь импульсов, блок определени  временного положени , декодер и формирователь тактовых импульсов Ц Недостатком известного устройства  вл етс  затрата дополнительного времени на передачу избыточных элементов кода, позвол ющих обнаруживать ошибки, т.е. ухудшение пропускной способности. Наиболее близким к изобретению  вл етс  устройство дл  кодировани  и декодировани  дискретной информации, содержащее в передающей преобразователь кода, состо щий из шифраторов , распределителд-накопител  и блока кодировани , входы которого соед1шены с входами устройства, а выходы подключены к соответствующим входам преобразовател  кода, выходы которого соединены с соответствующими информационными входами распредели .тел -накопител , тактЬвьш вход которого соединен с тактовой шиной, а выход подключен к выходу передающей части, а также генератор эталонного кода, блоки сумматоров по модулю два синхронизатор и блок считывани , а в приемной части дешифратор, а также генератор эталонного кода , блоки сумматоров по модулю два, cинxpoн rзaтop корректоры, инверторы, элементы задержки , элементы И и ИЛИ 2 . Однако дл  данного устройства ха рактерно недостаточно эффективное использование канала св зи вследствие того, что дополнительные символы, поз вол ющие обнаружить ошибку при передаче , следуют за информационными символами во врем  перэдачи кодового сло ва, снижа  тем самым пропускную способность канала при заданных потер х достоверности. Цель изобретени  - снижение потерь пропускной способности. Поставленна  цель достигаетс  тем что в устройство дл  кодировани  и декодировани  дискретной информации, содержащее в передающей части преобра 6 2 зователь кода, состо щий из двух шифраторов , распределитель-накопитель и блок кодироваЯи  входы которого соединены с входами устройства, а выходьт подключены к соответствующим входаг- шифраторов преобразовател  кода, выходы которых соединены с соответствующими информационными входами распределител -накопител , тактовый вход которого соединен с первой тактовой шиной , а выход подключен к выходу пере дающей части, ав приемной части дешифратор , введены в передающую часть.- решающий блок, входы которого подключены к выходам соответствующих шифраторов преобразовател  кода, а выходы - к дополнительным входам распределител -накопител , а в приемную часть - блок обнаружени  ошибок, выходной регистр сдвига и распределитель-накопитель , информационньй и тактовьй входы которого подключены соответственно к входу приемной час ти и первой тактовой шине, а вьтходы соединены с соответствующими входами дешифратора, первые, выходы которого подключены к соответствующим входам выходного регистра сдвига, а вторые выходы - к входам блока обнаружени  ошибки, вькод которого соединен с шиной индикации .ошибкр, тактовый вход выходного регистра сдвига подключен к второй тактовой шине, а выход соединен с выходом устройства. На фиг. I показана блок-схёмй передающей части; на фиг, 2 - блоксхема приемной части;.иа фиг, 3 диаграммы , по сн ющие работу устройства . Передающа , часть (фиг. О содержит блок I кодировани , преобразовател .ъ 2 кода, состо щий из первого и второго шифраторов 3 и 4, решающий блок 5, р.аспределитель-накопитель 6, тактовый вход которого подключен к первой тактовой шине 7, Входы блока 1 кодировани  подключены ко входам устройства, а выходы - к соответствукмцим входам шифраторов 3 и 4 в преобразователе 2 кода. Выходы первого и второго шифраторов 3 и 4 соединены соответственно с первыми и вторыми входами решающего блока 5, Выходы шифраторов 3 и 4 и выходы блока 5 подключены к соответствующим информацрюнным входам распределител накопител  6, выход которого подключен к выходу передающей части. 3 1.1 Приемна  часть (фиг. 2) содержит распределитель-накопитель 8, информационные н тактовый входы которого соединены со входом приемной части 1 первой тактовой шиной, а. выходы подключены к соответствующим входам дешифратора 9, первые выходы которого соединены со входами выходного регистра 10 сдвига, а вторые выходы подключены ко входам блока 11 об наружени  ошибки. Втора  тактова  шина 12 подключена к тактовому входу регистра 10, его выход соединен с выходом устройства. Выход блока 11 подключен к шине 13 индикации 1 ошибки. Блок 1 кодировани  служит дл  представлени  исходного п тиэлементного кода МТКг2 в виде многоразр дного (например, трвдцатидвухразр дного) J числа. В преобразователе 2 кода с помощью шифраторов 3 и 4 импульсы и пауузы мезкду ними модулируют по длительности и получают таким образом двухвалентньй м 1огопозиционньй код, в ко-2 тором информаци  заложена во временномположении передних и задних информационньк .фронтов. Первый шифратор 3 формирует первый из двух элементов 1664 многопозиционного кода, второй шифратор 4 второй элемент (i). Дп  обнаружени  ошибок в каждую двухэлементную кодовую комбинацию вводитс  с решающего блока 5 третий эле ° местоположение вы,бираетс  из услови  А{Х,- + Ajxj + Ajj.x,j OCracd Л,) (1) гдеАр. А:, Ац, А, - коэффициенты, оп редел емые параметрами помех в канале и допустимой веро тностью пропуска ошибки кодового . символа на приеме; - значени  элементов i, j и k в кодовой комбинации . В таблице представлен один из вариантов построени  трехэлементного многопозиционного кода, rge каждый элемент может принимать шесть значений .

Здесь N - номер комбинации кода МТК-2 на выходе блока 1, а значени  х(, XJ, х определ ют временное полоокение соответствующего перехода i, j и k..55

Распределитель-накопитель 6 пред .ставл ет; собой регистр сдвига, причем выходы шифраторов 3 и 4 подключены к  чейкам этого регистра таким образом, чтобы временное рассто ние между соседними переходами в формируемам кодовом слове составл ло не менее ТГо , где ТГо - длительност элемента, простого кода (т.е.

Распределитель-накопитель 6 при подаче на его тактовый вход импуль5

сов с частотой F 1/Д, где и - длительность единичного временного интервала в формируемом трехэлементном многопозиционном коде, работает как праобразователь параллельного кода в последовательный.

Распределитель-накопитель 8 представл ет собой аналогичный регистр сдвига, выполн ющий обратное преобразование из последовательного кода в параллельный.

Дешифратор 9 служит дл  преобразовани  прин того сигнала обратно в код МТК-2.

Выходной регистр 10 сдвига тактируетс  импульсами с частотой. Fj - I/To,

Устройство работает следующим образом .

Информаци  п ти элементов исходного простого кода МТК-2 поступает со входов устройства в блок 1 кодировани , где происходит преобразование ее в .двоичный код. Последний поступает в преобразователь 2 кода, где с помощью шифраторов 3 и 4 происходит соответствующа  модул ци  импульсов и пауз путем записи в соот ветствующие  чейки распределител накопител  6 единицы с соответствующего выхода первого шифратора 3 и нул  со второго шифратора А. Одновременно с решающего блока 5 в соответствующую  чейку распределител накопител  6 записываетс  единица.

На фиг. 3 показан принцип формировани  кодовых слов многопозиционного трехэлементного кода на интервале стартотопного цикла исходного простого кода МТК-2 дл  случа , когда информационньй переход в каждом элементе i, j, k формируемого кода занимает одну из шести возможных позиций СО,1,2,3,4,5), На фиг. 3 обозначено: а старстопный цикл длительностью Тц дл  кода МТК-2 с информационным интервалом 5to ; б г местоположение переходов i, j, k на интервале TU,; в, г, ид- примеры реализации кодовых слов, е - зоны регистрации характеристических моментов восстановлени  на приеме.

Количество возможных кодовых слов равно произведению х,-, х/, х, но из них выбираютс  лишь те что удов59166

летвор ввт условию (1) . При считьшании на выход передающей части поступают посылки длительность о Тц, в которых импульсы и паузы модулированы по длительности.

В приемной части эти посылки записьшаютс  по Д-входу в распределитель-накопитель 8. Запись происходит

с шагом Д , который выбирают так, 0 чтобы принимаемые переходы , х, х находились в ,серединеДПо окончании Тц, прин та  информаци  запоминаетс  и провер етс  на дешифраторе 9 на вьшолнение услови  5 (1) В случае невыполнени  последнего, блок I1 обнаружени  ошибки формирует в тайне 13 сигнал ошибки. Дешифратор 9 преобразуе т комбинацию переходов Xj, Xj , х„ в соответствующий номер коо довой комбинации, а затем в исход ный код ,

Последний с помощью регистра 10 преобразуетс  из параллельной формы а последовательную. Дешифратор 9 5 содержит также кодопреобразователь, позвол ющий получить по номеру кодовой комбинации исходный ток |УГГК-2. Блок 1I обнаружени  ошибок представл ет собой многовходоввй элемент Q ИЛИ, подключенный к тем выходам дешифратора 9, на которых по вл етс  двоичный номер кодовой комбинации, Непо вление сигнала на выходе блока 11 соответствует сигналу Ошибка. . Поскольку из всех возможных комбинаций: ,х,, Xj-, x выбраны лишь раз решенные, удовлетвор ющие условию СП, можно по известным синдромам ошибок производить исправление ошибок в принимаемых-кодовых комбинаци х.

и

Таким образом, введение в передающей частр решающего блока, в приемную часть распределител -накопител , выходного регистра сдвига и блока

5 обнаружени  ошибок с соответствующими св з ми позвол ет формировать признаки кодовых слов (дл  обеспечени  возможности обнаружени  ошибок) в интервале слова простого кода-,

0 т.е. без внесени  временной избыточности на передаче. Тем самым обеспечиваетс  снижение потерь пропускной способности канала при заданных потер х достоверности.

ч1/ NJ/ 1/ /

/ ... / /

it10

(puz, 1

/

П

фг

(риг. 2

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащее в передающей части преобразователь кода, состеящий из двух шифраторов, распределитель-накопитель и блок кодирования, входы которого соединены с входами устройства, а выходы подключены к соответствующим входам шифраторов преобразователя кода, выходы которых соединены с соответствующими информационными входами распределитель-накопителя, тактовый вход которого сое динен с первой тактовой шиной, а выход подключен к выходу' передающей части, а в приемной части - дешифратор, отличающееся тем, что, с целью снижения потерь пропускной способности, в него введены в передающую часть - решающий блок, входы которого подключены к выходам соответствующих шифраторов преобразователя кода, а выходы - к дополнительным входам распределите ля-накопителя, а в приемную часть блок обнаружения ошибок, выходной регистр сдвига и распределитель-накопитель, информационный и тактовый входы которого подключены соответственно к входу приемной части и первой тактовой шине,' а выходы соединены с соответствующими входами дешифратора, первые выходы которого подключены к соответствующим входам выходного регистра сдвига, а вторые выходы - к входам блока обнаружения ошибки, выход которого соединен с шиной индикации ошибки, тактовый вход выходного регистра сдвига подключен к второй тактовой шине, а выход соединен с выходом устройства.

   >

   1159166 ' 2