SU1003125A1 - Устройство дл передачи и приема двоичных сигналов - Google Patents

Description

Изобретение относитс  к технике передачи цифровой информации и может быть использовано дл  сокращени  времени на передачу сообщений в устройствах помехозащитенной передачи двоичной информации.

Известно устройство дл  передачи и приема двоичных сигналов, содержащее на передающей стороне распределитель импулъсрв, источник сигналов, генератор, модул тор, блок управлени  и блок синхронизации, а на приемной стороне распределитель импульсов , элементы И, НЕ tilНедостаток известного устройства значительное врем  передачи и приема информации, обусловленное необходимостью двукратной передачи всех двоичных сигналов кодовых последовательностей .. .

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  передачи и приема двоич ных сигналов, содержащее на передающей стороне источник информации, выход которого подключен к входу информационного регистра, выходы которого срединены с соответствующими первыми входами первой группы элементов И, выходы которых подключены

к входам первого элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом модул тора, к второму входу которого подключен выход второго элемента ИЛИ, генератор,выход которого соединен с третьим входом модул тора и с входом блока управ лени , выходы которого подключены к входам распределител  импульсов,

10 выходы распределител  импульсов соединены с вторыми входами первой группы элементов И и с входами второго элемента ИЛИ, выход модул тора через линию св зи на приемной стороне

15 подключен через демодул тор к входу блока синхронизации и управлени  и. к первым входам регистра пам ти, аыходы блока синхронизации и .управлени  соединены с входами распредели20 тел  импульсов, первые выхода кото-° рого подключены к соответствующим вторым входам регистра пам ти, первые выходы регистра пам ти соединены с первыми входами элемента срав25 нени  кодов, втоЕ ле регистра пам ти подключены к входам первых элементов НЕ и к первым входам элементов И, выходы которых соединены с информационными выходами

0 устройства, выход элемента сравнени 

кодов соединен с вторыми-входами первых элементов И и через второй элемент НЕ с первым входом второго элемента И, к второму входу которого подключен первый выход распределител  импульсов, выход второго элемента И соединен с дополнительным выкодом устройства 2 .

Недостатком известного устройства  вл етс  его низка  информативность .

Цель изобретени  - повышение информативности путем сокращени  времени повторной передачи сигналов.

Поставленна  цель достигаетс  тем, что в устройство дл  передачи и приема двоичных сигналов, содержащее на передающей стороне источник информации, выход которого подключен к входу информационного регистра, выходы которого соединены с соответствующими первыми входами первой группы элементов И,выходы которых под;ключены к входам первого элемента ИЛИ, выход первого элемента ИЛИ соединен с рервым входом модул тора, к второму входу которого подключен выход элемента ИЛИ, генератор, выход которого соединен с третьим входом модул тора и с входом блока управлени , выходы которого подключены к входа1М распределител  импульсов, выходы распределител  импульсов соединены с вторыми входами первой группы элементов И и с входами второго элемента ИЛИ. выход модул тора через линию св зи на приемной стороне подключен через демодул тор к входу блока синхронизации и управлени  и к первым входам регистра пам ти, выходы блока синхронизации и управлени  соединены с входами распределител  (импульсов, первые выходы которого подключены к соответствующим вторым входам регистра пам ти, первые выходы регистра пам ти соединены с первыми входами элемента сравнени  кодов , вторые выходы регистра пам ти подключены к входам первых элементов НЕ и к первым входам первых элементов И, выходы которых соединены с информационными выходами устройства , выход элемента сравнени  кодов соединен с вторыми входами первых элементов И и через второй элемент НЕ с первым входом второго элемента И, к второму входу которого подключен первый выход распределител  импульсов; выход второго элемента И соединен с дополнительным выходом устройства, на передающей стороне в устройство введены двоичные сумматоры , первые ч, вторые входы кото- рых соединены с соответствующими выходс1ми информационного регистра, входы переноса младшего разр да двоичных сумматоров подключены к нулевому выводу источника;питани , выходы двоичных сумматоров соединены с соответствующими третьими входами первой группы элементов И, на приемной стороне введены двоичные сумматоры, первые входы которых подключены к соответствующим выходам регистра пам ти, к,вторым входам двоичных сумматоров подключены вы:ходы соответствующих первых элементов НЕ, входы переноса младшего разр да двоичного сумматора соединены с положительным выводом источника питани , выходы двоичных сумматоров подключены к соответствующим вторым входам элемента сравнени  и к .соответству ощим четвертым входам первых элементов И.

На чертеже схематично изображено устройство.

Устройство дл  передачи и приема двоичных сигналов содержит на передающей стороне регистр 1 пам ти , информационный регистр 2, источник 3 информации, первую группу элементов И 4, распределитель 5 импульсов, первый элемент ИЛИ 6, модул тор 7, второй элемент ИЛИ 8, .генератор 9, блок 10 управлени , линию 11 св зи, на приемной стороне демодул тор 12, регистр 13 пам ти , блок 14 синхронизации и управлени , распределитель 15 импульсов , элемент 16 сравнени  ко .дов, двоичные сумматоры 17 - 170 и 18 - 189 f первые элементы НЕ I9jj 192/ первые элементы И 20, второй элемент НЕ 21 и второй элемент И 22

Устройство дл  передачи и приема двоичных сигналов работает следун цим образом.

Записанна  в передающий регистр 2 пам ти информации кодова  последовательность делитс  на кодовые слова, содержащие одинаковое число разр дов. Дл  определенности положим , что длина каждого кодового слова равна одному байту. Это деление  вл етс  условным и может быть изменено как в сторону удлинени , так и в сторону укорочени  кодовых слов Пусть требуетс  передать кодовое сообщение , содержащее К-3 байта информации . Дл  примера запишем их произвольно

. 110011101 10011001 01011011

В первом двоичном сумматоре 17 происходит сложение первого байта с вторым

11001101 10011001 1.01100110

Во втором двоичном сумматоре 18 происходит сложение второго и третьго байтов информации

10011001

01011011

0.11110100

При сложении первых двух байтов информации .возникает единица дев того разр да, учитывать и передавать ее нет необходимости, так как на

приемной стороне дл  восстановлени  сообщени  эта единица не нужна. При этом сохран етс  байтова  структура кодовых слов.

Таким образом, при необходимости передачи К байтовинформации по предлагаемому способу после суммировани  смежных байтов получаетс  дополнительный байт, в результате чего подготовленна  к передаче информаци  содержит К + 1 байт. Эта информаци 

.ПОДВОДИТСЯ на первые входы первой группы элементов И 4, причем первый и последний байты подвод тс  без каких-либо преобразований

11001101 01100110 11110100 01011011 По команде/ поступающей с первого блока 10 управлени , запускаетс  передающий распределитель 5 иглпульсов и на второй вход модул тора 7 с второго элемента ИЛИ 8 последовательно поступают код синхронизации, код начала и приведенные четыре байта информации. Через линию 11 св зи переданное сообщение поступает на демодул тор 12, с выхода которого поступает на блок 14 синхронизации , и управлени , чем обеспечиваетс  его синхронна  работа. После прихода кода начала сигнал с выхода блока 10 управлени  фазирует делитель частоты и обеспечивает полачу тактовых импульсов на вход распределител  15 импульсов. Прин тые 1етыре байта информации записаны в регистре 13 пам ти, с выхода которого первый байт поступает без преобразований на первые входы элементов И 20 и через первую группу элементов НЕ 19 на первые входы двоичного сумматора 18., на вторые разр дные входы которого поступает второй байт информации. На входы перенос младшего разр да двоичных сумматоров 18 подаетс  сигнал 1. Таким образом, на выходе первого из двоичных сумматоров 18., образуетс  байт информации, представл ющий второе кодовое слово

01100110

00110010

1

10011001

Сопоставл   его, видим, что он в точности равен второму байту, подлежащему передаче. Информаци  этого байта с выхода первого суглматора 18 поступает на первые входы группы элементов И 20 и одновременно через группу элементов НЕ 192 первые входы двоичного сумматора 182/ вторые входы которого поступает третий байт прин того ообщени . Байт информации, получаемый на выходе двоичного сумматора182, равен следующей величине:

01100110 11110100

1

1.01011011

Так как дев тый разр д полученно0 го кода не учитываетс , то полученный байт информации в точности соответствует байту, подлежащему передаче и переданному последним четвертым . С выходов сумматора 182 е байт подаетс  на первые входы группы элементов И 20 и одновременно на первые входы элемента 16 сравнени  кодов, на вторые входы которого подводитс  такой же четвертый байт с выходов приемного регистра пам ти. 0 в результате сравнени  кодов на выходе элемента .16 сравнени  кодов образуетс  сигнал 1. Этот сигнал поступает на вторые входы группы элементов И 20 и на выходах этих эле ментов образуютс  три неискаженных байта информации, т.е. три кодовых I слова. При .возникновении одной или многих ошибок последний байт информации , полученный вычитанием на выходе сумматора 182/ ® совпадет ,с последним переданным байтом информации и на выходе элемента 16 сравнени  кодов сигнал сохран етс  равным О, который, инвертиру сь. 5 элементом НЕ 21/ поступает в виде сигнала 1 на первый вход элемента И 22, на второй вход которого поступает сигнсш 1 с дополнительного выхода приемного распределител  15 0 импульсов, в результате чего на

выходе элемента И 22 возникает сигнал 1 - запрос на повторную передачу .

Предлагаемый способ передачи 5 двоичной информации с защитой

от помех по помехоустойчивости эквивалентен известному способу передачи двоичной информации с повторением каждого кодового слова. Применение его дл  передачи К кодовых

0 слов (байтов) информации позвол ет сократить врем  передачи, на величину К - 1/Т/с), где Т - врем  передачи . одного кодового слова (байта информации ). В предлагаемом устройстве,

Claims (1)

1. 5 как и в известном, к 1ждое кодовое слово повтор етс  дважда, что легко видеть при буквеннс обозначении кодовых слов. Обозначим три кодовых слова, подлёжсицих, передаче, 0 буквами а, Ь и с . в действительности , по предлагаемому способу передаютс  а,(а + Ь) /СЬ+с) ,с , откуда видно/ что каждое передаваемое слово повтор етс  дважды. При этом число |Ь5 разр дов предстсшленных здесь сумм/ полученных после сложени  кодовых слов, не увеличиваетс , так как нет необходимости учитывать единицу старшего разр да. При передаче этой информации, как обЕЛчно, может быть применена зеодита по паритету. При передаче информации предлагаемым устройством, так же как и известным , сшибка не обнаруживаетс , если искажени  происход т в одних и тех же разр дах, переданных смежным бай том..При этом ошибочно будет прин то только одно кодовое слово. Таким образом, основное преимущество предлагаемого устройства передачи двоичных сигналов с защито от помех заключаетс  в сокращении времени на передачу информации по сравнению с известным. Аппаратурна  реализаци  предлага емого устройства значительно проще, а кодирование и декодирование сообщений осуществл етс  в статическом режиме, в отличие от кодировани  и декодировани  циклических кодов, осуществл емого в динамике с исполь зованием регистров сдвига. При расринхронизации приемного и передающе распределителей импульсов, в отличи Ьт передачи информации с использова нием циклического кода, в предлагаемом способе ошибка всегда будет обнаружена. Формула изобретени  Устройство дл  передачи и приема двоичных сигналов, содержащее на пе редающей стороне источник информации выход которого подключен к входу ИИ формационного регистра, выходы кото рого соединены с соответствующими первыми входами первой группы элементов И, выхода которых подключены к входсц первого элемента ИЛИ, выход первого элемента ИЛИ соединен с пер вым входом модул тора, к второму вхо ду которого подключен выход второго элемента ИЛИ, генератор, выход которого соединен с третьим входом модул тора и с входом блока управлени , выходы которого подключены к анодам распределител  импульсов, выходы рас пределител  импульсов соединены с втор|ыми входами первой группы элемен тов И и с входами второго элемента ИЛИ, выход модул тора через линию св зи на приемной стороне подключен через демодул тор к входу блока синхронизации и управлени  и к первым входам регистра пам ти, выходы блока синхронизации и управлени  соединены с входами распределител  импульсов, первые выходы которого подключены к соответствукнцим вторым входам регистра пам ти, первые выходы регистра пам ти соединены с первыми входами элемента сравнени  кодов, BTop&je выходы регистра пам ти подключены к входам первых элементов НЕ и к первым входам первых элементов И, выходы которнлх соединены с инфо1.1ационными выходами устройства, выход элемента сравнени  кодов соединен с вторыми входами первых элементов И и через второй элемент НЕ с первым входом второго элемента И, к второму входу которого подключен первый выход распределител  импульсов , выход второго элемента И соединен с дополнительным выходом устройства , отличающеес  тем, что, с целью повышени  информативности путем сокращени  времени повторной передачи сигналов, в устройство на передающей стороне введены двоичные сумматоры, первые и вторые входы которых соединены с соотззетствующими выходами информационного регистра, входы переноса младшего разр да двоичных сумматоров подклю .чены к нулевому выводу источника питани , выходы двоичных сумматоров соединены с соответствующими третьими входами первой группы элементов И, на приемной стороне введены двоичные |сумматоры, первые входы которых подключены к соответствующим выходам регистра пг1м ти, к вторым входам двоичных сумматоров подключены выходы соответствующих первых элементов НЕ, входы переноса младшего разр да двоичных сумматоров соединены с положительным выводом источника питани , выходы двоичных сукматоров подключены к соответствующим вторым входам элемента сравнени  кодов и к соответствующим четвертым входам первых элементов И, Источники информации, прин тые во внимание при экспертизе 1.Патент США 4070648, кл.Q 08 С 25/02, опублик. 1978. 2,ТЬиеничников A.M. и Портнов М.Л. Телемеханические системы на интег 5альных микросхемах. М., Энерги , 1977, с. 169-172 (прототип).