JPS585620B2 - ビット系列伝送方法 - Google Patents

Description

【発明の詳細な説明】 この発明は、個別的な信号値でキャリア信号を変調する
ことによりピット系列を伝送するための方法に関する。

チャンネル上でデイジタル・データを同期的に伝送する
ためには、キャリア信号は、所定個数の個別的信号値か
ら１個の信号値を個別的な等距離のサンプリング時点の
各々においてとるように変調される。

これらの個別的な値は、実数値の（振巾変調）、又は複
素値の（振巾及び位相変調）チャンネル記号のセットか
らとられる。

２個の個別的なチャンネル記号（信号値）が与えられれ
ば、１サンプリング期間あたり１個のビットを伝送する
ことができる。

１サンプリング期間あたりｎ個のビットを伝送するため
には、通常は、２ｎ個の相異なる個別的な値が必要とさ
れる。

したがって、利用可能な個別的チャンネル記号の個数が
大きければ大きい程、単位時間あたりで、それだけ多く
の情報を伝送することができる。

信号パワーを一定とした場合、受信側において伝送され
たチャンネル記号を認識することは、与えられる信号値
の個数が多い程困難となる。

何故ならば、これらの値は極めて近接した間隔のもので
あり、又、重畳された乱れに基く振巾又は位相エラーは
、最終的エラーを招きやすいからである。

そのために、Ｓ／Ｎ比を一定とすれば、個別的なキャリ
ア信号値の個数が増加すると、エラーの確率が高まるこ
ととなる。

単位時間あたり伝送される情報量と、これに対応するエ
ラー発生率との間での妥協点を見出さねばならない。

データ伝送におけるエラー発生率を減少させるために、
チャンネル記号を互いに独立して逐次的に伝送しない方
法が知られているけれども、この場合、逐次的なコーデ
ィングは、チャンネル記号の許容された系列について、
所定の制限を以て使用される。

コーディング操作の際の所定の規則により、そのあとの
逐次的なデコード操作において乱されたチャンネル記号
の系列から、伝送されたことが“最も確からしい”チャ
ンネル記号の系列を決定できるように、冗長性が導入さ
れている。

これにより、エラー発生率の着実な減少が達成される。

これらの例としては、Ｊ．Ａ．Ｈｅｌｌｅｒ他による、
ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍｍ．Ｔｅｃｈ．の、Ｖｏ
ｌ．ＣＯＭ−１９（１９７１）ｐｐ．８３５−８４８の
“衛星及び宇宙通信のためのＶｉｔｅｒｂｉデコーディ
ング”、及びＧ．Ｄ．ＦｏｒｎｅｙによるＰｒｏｃ．Ｉ
ＥＥＢの、Ｖｏｌ．６１（１９７３）ｐｐ．２６３−２
７８の“Ｖｉｔｅｒｂｉアルゴリズム”なる論文に記述
されている。

公知の方法にあっては、純粋な２進コーディング及び伝
送の場合には、改良された結果がもたらされた。

しかしながら、これらのものは、非２進伝送のために存
在する特殊な条件を考えに入れたものではない。

この発明の目的は、公知の方法に比べて、所与のＳ／Ｎ
比と、所与の情報伝送速度のもとにおいて、エラー発生
率の低減された、キャリア信号データ伝送のためのコー
ディング及びモデュレーションの方法を提供することに
ある。

この発明は、キャリア信号を個別の信号値を呈するよう
に変調することによりビット系列を伝送する方法に係り
、該ビット系列は夫々にｒビットからなるグループに細
分され、夫々のｒビット・グループは４個の内部状態を
有する逐次的なコーダによってｒ＋１ビットのグループ
に伸長され、（ｒ＋１）ビット・グループに応じて、該
キャリア信号は２ｒ＋１個の個別的なキャリア信号値の
中の１個を表わす如くに変調され、こゝで、伸長された
ビット・グループとキャリア信号値との間の間係は、２
ｒ＋１個のキャリア信号値が、コーダの１個の内部状態
から２個の可能性がある次に続く状態の中の１個へ変移
することの各々に対応するように選択され、又、これら
２ｒ−１個のキャリア信号は、個別のキャリア信号値の
完全なセット内での絶対的に最小の距離よりは、互いに
、より大きい最小の距離をもっていることを特徴とする
。

更に、この方法を実行するために、下記の構成よりなる
コーダ／変調器を有する装置を用いる。

（１）各々のビット・グループがビットｘ０ｎ及びｘ１
ｎ・・・・・・ｘ（ｒ−１）ｎを含んでいる如き連続し
たビット群の伝送されるべきビット系列を受取るための
入力端子。

（ｉｉ）各々のビット・グループの予定されたビット（
ｘ０ｎ）を受取り、次の関係に従ってコード化されたビ
ット対を供給するだめの逐次的なコーディング手段。

ｙ０２ｎ＝ｘ０ｎ（＋）ｘ０ｎ−２ ｙ０１ｎ＝ｘ０ｎ（＋）ｘ０ｎ−１（＋）ｘ０ｎ−２；
（ｉｉｉ）各々にコード化されたビット対ｙ０１ｎ，ｙ
０２ｎ、及び夫々のビット・グループの残余のビットｘ
１、ｘ２、・・・・・・ｘ（ｒ−１）ｎに応じて、２ｒ
＋１個の個別的な信号値の中の１個を表わすためにキャ
リア信号を変調するだめの変調手段。

個別的な信号値は、信号値の２対のサブセット（Ａ，Ｂ
及びＣ，Ｄ）に細分できるように、次の如く、互いに所
与の距離をもっている。

ｄｍｉｎ■＞ｄｍｉｎＧ＞ｄｍｉｎＭこゝに、ｄｍｉｎ
■＝所与のサブセット内の信号値の最小の距離、 ｄｍｉｎＧ＝１対のサブセット内の信号値の最小の距離
、 ｄｍｉｎＭ＝完全なセット内の信号値の最小の距離。

コーダ及び変調器の組合せにおける接続は、コド化され
たビット対によって信号値のサブセットを選択し、ビッ
ト・グループの残余のビットによって、選択されたサブ
セット内での指定された信号値を選択するように定めら
れる。

この発明により達成される利点は、所与のＳ／Ｎ比にお
いてエラー発生率が減少することから、データ伝送のエ
ネルギーを減少できることは、又は、チャンネル内の攪
乱条件の低下にも拘らず、所与の信号パワーを以て伝送
できることである。

これは、次のようになされるっ即ちコード・ワード間の
最小・・ミンク距離を得るための各コーディング操作の
後に別個の変調操作即ちキャリア信号値又はチャンネル
記号の選択を行なわずに、許容される信号値系列間の最
小距離をできるだけ大きくするために複合的操作を行な
い、受信側でのソフトなＶｉｔｅｒｂｉデコード操作に
より、受取った信号値から、伝送された信号値について
の安全な決定がなされることとなる。

このような逐次的なデコード操作において、最も高い確
度で送られたとされるチャンネル記号の列は、定量化さ
れない信号サンプル値から直接的に定められる。

第１図には、この発明を具体化したコーダ及び変調器の
機能的な構成が、概略的に示されているコーダについて
の原理及び変調器の原理は周知である。

コーディング・ユニット１０は逐次的なコーダであって
、入力部に印加される例えば２ビット・グループの情報
記号ｘｎと、ブロックＤに蓄積されている内部状態（情
報）Ｓｎ−１とに応じて、例えば３ビット・グループで
ある冗長情報記号ｙｎを出力する。

そのあとで、コーダの状態はＳｎにされる。

コーダの内部状態Ｓｎは、以前に受取られた情報記号ｘ
ｎ，Ｘｎ−１等の所定数に依存する。

各々の記号ｙｎは、変調器１２により、キャリア信号の
指定された振巾及び／又は位相値に変換される。

これは、チャンネル記号ａｎを表わす。次に第２ａ図、
第２ｂ図、第３図及び第５図中の１／２コーダを参照し
ながら、コーディング及びＶｉｔｅｒｂｉアルゴリズム
（最尤復号法）の原理について簡単に説明しておく。

なお１／２コーダ４０は１ビットの入力から２ビットの
出力を発生するたたみ込みコーダとして周知のもので、
シフト・レジスタを構成する２個の蓄積素子２４及び２
６の蓄積内容（１又は０）によって内部状態が定められ
る。

図示の例では蓄積ビット数が２であるから、内部状態は
４種類ある。

一般に、ｎ個の蓄積素子から成るたたみ込みコーダは２
ｎ種類の内部状態を有する。

説明の都合上、１／２コーダ４０の４種類の内部状態を
Ｓ０＝００，Ｓ１＝０１，Ｓ２＝１０，Ｓ３＝１１とす
る。

内部状態の２進値“ＸＹ”はＸが古い方の値（素子２６
）を表わし、Ｙが新しい方の値（素子２４）を表わして
いる。

各々の内部状態は、新しく入力されたビットが１か０か
に応じて、同じ状態又は他の状態へ遷移する。

第２ａ図及び第２ｂ図はこのような内部状態の遷移の様
子を示したものである。

内部状態Ｓ０（００）は入カビットが０であれば同じ状
態Ｓ０へ遷移し、入カビットが１であればＳ１（０１）
に遷移する。

内部状態Ｓ１（０１）は、入カビットが０であれば、Ｓ
２（１０）に遷移し、入力ビットが１であればＳ３（１
１）に遷移する。

内部状態Ｓ２（１０）は、入力ビットが０であれぱＳ０
（００）に遷移し、入力ビットが１であればＳ１（０１
）に遷移する。

内部状態Ｓ３は、入力ビットが０であればＳ２（１０）
に遷移し、入力ビットが１であれば同じ状態Ｓ３へ遷移
する。

これから明らかなように、第２ａ図において各々の内部
状態から出ている２本の遷移パルスのうち、上のパスが
０の入力ビットに対応し、下のパスが１の入力ビットに
対応していることがわかる。

第２ｂ図は状態遷移図と呼ばれるもので、各々の遷移パ
スのところに示されている２進値は１／２コーダ４０の
２ビットの出力（ｙ０１ｎ，ｙ０２）を表わしている。

第３図は第２ａ図を横方向に４つ並べたもので、たたみ
込みコードの格子状表現と呼ばれている。

第３図にも各パスのところに１／２コーダの出力が示さ
れている。

この格子状表現の特徴として、各々の内部状態からの２
本の遷移パスは少なくとも３期間の後に何れかの内部状
態において合流する（二重線参照）。

このことから、１／２コーダ４０から発生されるたたみ
込みコードは繰返しの性質を持っていることがわかる。

Ｖｉｔｅｒｂｉアルゴリズムは、この性質を利用して受
信系列に最も近い伝送系列を選び出すものである。

１／２コーダ４０の初期状態をＳ０（００）とし、その
ときの時刻を第３図のｎ−３としてＶｉｔｅｒｂｉアル
ゴリズムの原理を説明する。

例えば系列０１０００１が受信されたとする。

まずこの系列と、初期状態Ｓ０から３期間後の時刻ｎに
状態Ｓ０で合流する２つのパス００００００及び１１１
０１１との間のハミング距離が比較され、長い方のパス
が除外される。

時刻ｎの状態Ｓ１．Ｓ２及びＳ３についても同様な比較
が行われ、この結果Ｓ０についてはパス００００００が
、Ｓ１についてはパス００００１１が、Ｓ２については
パス１１０１０１が、そしてＳ３についてはパス００１
１０１が各々残される。

ｎ＋１以後は、Ｓ０〜Ｓ３で合流する各々２つのパスの
うち、どちらが最尤であるかを状態毎に定めていけばよ
い。

例えば、上述の受信系列０１０００１に続く２ビットが
１１であった場合、ｎ＋１の状態Ｓ０においてはｎのと
きの状態Ｓ０及びＳ２からの２つのパスが合流している
が、Ｓ０−Ｓ０のパスが００であるのに対し、Ｓ２−Ｓ
０のパスは１１であるから、後者のパスが残されること
になる。

従って、ｎ＋１のときに状態Ｓ０において残っているパ
スの全体は１１０１０１１１であり、これは１／２コー
ダ４０への入力データ系列１１００に対応している。

上述のプロセスは、１／２コーダ４０への最後の入力と
して２ビットのダミー入力を印加することによって打ち
切ることができる。

上の例では、ダミー入力を００にすれば、１／２コーダ
４０の最終状態はＳ０になり、従って各々の状態で残っ
ている４つのパスのうち、最終的に残されるのはＳ０の
パスである。

デコードでは、各時刻での各状態についての“生残り”
のパスと、その最小距離の値とを記憶することによって
上述のプロセスが継続的に行なわれる。

これまでの説明は、昭和４８年１０月５日に昭晃堂から
出版された「符号理論」の第１２章に記載されているも
のである。

以上から明らかなように、Ｖｉｔｅｒｂｉアルゴリズム
は、可能性のある複数の事象（パス）のうちから最も確
からしい事象を１つ選択するプロセスを繰返すものであ
るから、受信系列にエラーがあると誤った事象が選択さ
れてしまう。

従って、通信チャンネルの乱れによるエラーを避けるた
めには、比較対象となる事象相互間の距離をコーディン
グの際にできるだけ大きくしておくことが望ましい。

さて、この発明の第１の実施例を、第４ａ、第４ｂ及び
第５図に関連して説明する。

この実施例においては、ビットの流れは、伝送のために
２ビット・グループに細分され、又各２ビット・グルー
プについてキャリア信号の８個の可能性のある位相値の
中の１個が伝送される（８−ＰＳＫ、位相シフト・キイ
イング）。

第４ａ図において、８個の位相値Ｐ０乃至Ｐ７が概略的
に示されている。

これらは、サブセットを形成すべく、対をなして組合わ
されている。

その組合わせは線によって示されている（夫々に一重線
と二重線、及び夫々実線と点線）。

これらのサブセットには、記号Ａ，Ｂ，Ｃ及びＤが付さ
れている。

これらのサブセットは、グループを形成すべく、対をな
して次々と組合わされる（一方は実線、他方は点線）。

値Ｐ０，Ｐ４，Ｐ２及びＰ６を含んでいるサブセツトＡ
及びＢは一方のグループに属しており、値Ｐ１，Ｐ５，
Ｐ３及びＰ７を含んでいるサブセットＣ及びＤは他方の
グプに属している。

第４ａ図に示された値が、単位円上に位置するものとす
れば、ユークリッド最小距離について次のことが云える
。

各々のサブセット内で、最小距離は、ｄｍｉｎ■＝２（
例えば、Ｐ０−Ｐ４）、各々のグループにおける最小の
距離は、ｄｍｉｎＧ＝√２（例えば、Ｐ０−Ｐ２）、そ
して完全セットのどの値の間でも、最小の距離はｄｍｉ
ｎＭ＝２ｓｉｎ（π／８）＝０．７６５（例えば、Ｐ０
−Ｐ１）。

第４ｂ図には、４個の内部状態と選択された遷移をもつ
逐次的なコーダのためのタイム・ダイヤグラムが示され
ており、こゝに、各々の遷移に対して、１個のサブセッ
トに属する（全体で８個の可能性のある位相値の）２個
の位相値が割当てられている。

各々の状態から生じ得る２個の遷移に対しては、第４ａ
図のＡ，Ｂグループ又はＣＤのグループに属する位相値
が割当てられる。

各遷移に対する位相値の割当て、及び割当てられた位相
値間の最小距離を下記の表に示す。

上表及び第４ｂ図から明らかなように、コーダの或る１
つの状態からの遷移に対して最小のユークリッド距離ｄ
ｍｉｎＭ＝０．７６５を持った位相値（例えばＰ０及び
Ｐ１）が割当てられることはない。

同じ状態へ合流する遷移についても同様である。

この結果、チャンネルの乱れによる影響を受けにくい伝
送信号が発生される。

なお、各々の遷移に割当てられている２個の位相値のう
ち何れが選択されるかは、１／２コーダ４０からの出力
ビットｙ１ｎ（＝ｘ１ｎ）の値によって決まる。

これら２個の位相値間のユークリッド距離ｄｍｉｎ■は
他に比べて最も大きく、従って例えば位相値Ｐ０が受信
側で誤ってＰ４として検出される可能性は極めて小さい
。

第５図には、この発明の第１の実施例のためのコーダ／
変調器がブロック形式で示されている。

このコーダには、２進値のための２個の入力部１４及び
１６と、３個の出力部１８，２０及び２２が設けられて
いる。

入力部１６と出力部２０及び２２の間には、それ自体と
しては公知の１／２コリーダ４０が配設されており、又
これは、２個のデイレイ又は蓄積素子Ｄ２４及び２６と
、２個の排他的オア・ゲート又はモデュロ２のアダー２
８及び３０より構成されている。

これらの素子は、図に示される如く、公知の手法により
結合されている。

入力部１４は、直接的に、出力部１８と結合されている
。

このコーダぱ、２個の蓄積されたビットにより、４個の
相異なる内部状態を表わすものである。

可能性のある遷移は、第２及び第４図のダイヤグラムに
対応している。

下に示される式は、２進値の入力及び出力に適用される
。

ｙ１ｎ＝ｘ１ｎ ｙ０２ｎ＝ｘ０ｎ（＋）ｘ０ｎ−２ ｙ０１ｎ＝ｘ０ｎ（＋）ｘ０ｎ−１（＋）ｘ０ｎ−２逐
次的なコーディング操作によって得られた３ビット・グ
ループは、変調器１２の３個の入力端３２，３４及び３
６へ加えられる。

この変調器において、これに加えられる３ビット・グル
ープに依存して、８個の可能性のある位相値Ｐ０・・・
Ｐ７の中の１個をもつキャリア信号が、その出力部３８
で得られる。

全体的な関連ということからみると、２ビット・グルー
プ（ｘ０ｎ，ｘ１ｎ）が入力部１４及び１６において連
続的に印加されると、この発明による、第４図に関連し
て説明された条件を充たす如き出力位相値が得られる。

所与の関連性をもつ３ビット・グループが印加されたこ
とに応じて８個の位相信号を生じる変調器は、それ自体
としては公知であり、こゝで説明をする必要はない（参
照例、米国特許第３７４７０２４号、同第３５０５４７
０号；ＣＣＩＴＴ寄稿ＣＯＭ．Ｓｐ．Ａ．Ｎｏ．１４３
（１９６７年１０月）；又は、Ｗ．Ｒ．Ｂｅｎｎｅｔ、
Ｊ．Ｒ．Ｄａｖｙ：“データ伝送”ＭｃＧｒａｗ Ｈｉ
ｌ１９７５、第１０章）。

第５図において、変調器１２のブロック内に示されてい
る３ビットの２進値と位相値Ｐ０〜Ｐ７の間の関係は、
第４ｂ図のような割当てを行なうため、通常の２進数の
順序に従っておらず、Ｐ２とＰ３の順序及びＰ６とＰ７
の順序が逆になっている。

従って公知の変調器を用いる場合には、０１１と０１０
の変換及び１１１と１１０の変換を行なう必要がある。

受信側で伝送ビット系列を復元する場合には、変調器１
２のブロック内に示されている対応関係に従って受信信
号の各々の位相値から３ビットのグループを再生し、各
グループに対して前述のＶｅｔｅｒｂｉアルゴリズムを
適用すればよい。

その場合、第４ｂ図の格子状表現において各内部状態に
至る遷移パス及び各内部状態から出る遷移パスは各々４
本（第３図では２本）であるが、アルゴリズム自体は同
じである。

第６ａ，第６ｂ及び第７図には、この発明の第２の実施
例が示されている。

この実施例では、キャリアは、１６個の相違なる個別の
直交振巾値（１６−ＱＡＳＫ）を呈することができる。

各々の可能性のある値（又は、チャンネル記号）につい
て、その実数部と虚数部は等しい。

対応する値の系列は第６ａ図に示されている。

点又は複素数値の間の“ラスター距離“は１単位に等し
い。

この実施例においても、又、コーダは４個の状態を表わ
すことができる（第２及び第３図のダイヤグラムに従っ
て）。

もつとも、伝送されるべきビットの流れは３ビット・グ
ループに分割され、３ピット・グループの各々について
１個の直交振巾値が伝送される。

全ての値（チャンネル記号）の完全なセットはこの場合
においても４個のサブセットに細分される。

しかしながら、この実施例においては、各々のサブセッ
トには４個の値（又はチャンネル記号）が含まれること
となる。

例えば、サブセットＡには、値Ｐ０，Ｐ４，Ｐ８及びＰ
１２が含まれる。

第６ａ図において、これらのサブセットは円形状の線に
よって特徴付けられる。

グループは、例えばＡとＢ、及びＣとＤの如く、サブセ
ットの対によって形成される。

この実施例では、ユークリッド距離について次のことが
云える。

サブセット（例えば、Ｐ０−Ｐ４）内の値の最小距離は
、ｄｍｉｎ■＝２、グループ（例えば、Ｐ０−Ｐ２）内
の最小距離は、ｄｍｉｎＧ＝√２、いずれかの値（例え
ば、Ｐ０−Ｐ１）の間の最小距離は、ｄｍｉｎＭ＝１。

コーダの可能性のある状態の遷移と、サブセット又はキ
ャリア信号の値との間の関係は、第６ｂ図に示されると
おりである。

可能性のある遷移は第２図及び第４図に示されているの
と等しく、４個のサブセットとの間の関係も又同様なも
のである。

もつとも、第２の実施例においては、各々のサブセット
には４個の値が含まれていることから結果的に各々の遷
移に対して４個の値が割当てられることとなる。

いずれかの状態から、２個の許容された次の状態への遷
移を表わすのに、８個の可能性があり、これは、伝送さ
れる３ビット・グループを識別するのに充分である。

この実施例において、最も大きな最小ユークリッド距離
ｄｍｉｎ■を持った値の組合わせ（例えばＰ０，Ｐ４，
Ｐ８及びＰ１２、ｄｍｉｎ■＝２）が各々の遷移に割当
てられる。

最小ユークリッド距離ｄｍｉｎＭを持った値の組合わせ
（例えばＰ０及びＰ１，ｄｍｉｎＭ＝１）が同じ状態か
らの又は同じ状態への遷移に割当てられることはない。

第７図には、この第２の実施例のためのコーダ／変調器
のブロック図が示されている。

コーダ１０には、３個の入力部１４ａ，１４ｂ及び１６
と４個の出力部１８ａ，１８ｂ，２０及び２２が設けら
れている。

このコーダには、第５図に示されている対応したユニッ
トに等しい１／２コーダ４０が、入力部１６と、出力部
２０及び２２との間に含まれている。

一方の側の入力部１４ａと１４ｂは、他方の側の１８ａ
と１８ｂに直接的に結合されている。

かくして、このコーダによって３ビット・グループは４
ビット・グループに伸長され、次いで変調器１２に加え
られる。

変調器１２は、４ビットの各入力グループから対応する
１つの直交振幅値を選択する。

変調器１２の内部に示されている４ビット・グループと
直交振幅の関係は、上述のような所望の最小ユークリッ
ド距離が得られるように選ばれている。

直交振巾の変調のためのかゝる装置は一般に知られてい
るものであるから、変調器についての詳細な説明は必要
ではない。

この発明によるコーディングと変調の組合わせにより、
通常の変調と比較して、所与のＳ／Ｎ比と変調比におい
て、改良されたエラー発生率が結果として得られる。

使用される値（チャンネル記号）の個数が２倍になり、
これらの値は互いに近接しており、かくして、原理的に
はエラー発生率は、より高くなりうるにも拘らず、前記
のことが成立つ。

第８図には、１記号あたり２ビットを伝送するための、
通常の４相シフト・キイイング操作と、同じく１記号あ
たり２ビットを伝送するための、この発明による（前述
した第１の実施例に従った）逐次的なコーディングに関
連した８位相シフト・キイイング操作に対応する曲線図
が示されている。

シミュレーションによって得られたこれらの曲線図によ
れば、所与のエラー発生率に対して、３ｄＢのＳ／Ｎ比
の低下が可能である。

これにより比較的簡単な手段によって相当な改善が達成
できる。

【図面の簡単な説明】

第１図は、この発明を実施したコーダ／変調器の基本的
な機能についてのブロツク図である。 第２ａ及び第２ｂ図は、第１図の逐次的なコーダの状態
の間で生起しうる遷移を表わすものである。 第３図は、２個の径路の比較を含んでいる逐次的なコー
ダの逐次的に生起しうる状態の遷移を示すものである。 第４ａ図は、この発明による、８−ＰＳＫシステムのた
めの値と、それらが分けられるサブセツト、及び結果と
して生じる最小のユークリッド距離を表わすものである
。 第４ｂ図は、この発明による、第３図に示されている生
起しうる状態の遷移に対する、第４ａ図の位相値又はサ
ブセツトの指定を示すものである。 第５図は、第４ａ及び第４ｂ図に示されたような指定に
従った、２ビツト８−ＰＳＫ変調のためのコーダ／変調
器のブロツク図である。 第６ａ図は、この発明による１６−ＱＡＭシステムのた
めの値と、それらが分けられるサブセツトと、結果的に
生じる最小のユークリッド距離を表わすものである。 第６ｂ図は、この発明による第３図に示されている生起
しうる状態の遷移に対する、直交振巾値又はサブセツト
の指定を示すものである。 第７図は、第６ａ及び第６ｂ図に示されたような指定に
従った、３ビット１６−ＱＡＭ変調のためのコーダ／変
調器のブロック図である。 第８図は、２ビット・グループの逐次的なコーディング
のあとで８位相変調をしたものの外、２ビット・グルー
プについて正常な４位相変調をしたものの、Ｓ／Ｎ比に
関係して、エラーの生ずる可能性についての特性図であ
る。 １０・・・・・・コーダ、１２・・・・・・変調器、２
４、２６・・・・・・ディレイ又は蓄積素子、２８．３
０・・・・・・排他的オア・ゲート、４０・・・・・・
１／２コーダ。

Claims (1)

【特許請求の範囲】
1. １ 前に供給された入力ビットの値に応じた内部状態を
   有し、新しい入力ビットが供給される度に該入力ビット
   と現在の内部状態とによって一意的に定まる特定の内部
   状態へ遷移する逐次的なコーダを利用してビット系列を
   伝送する方法にして、上記ビット系列をｒビットずつ上
   記コーダヘ供給することによって上記コーダから（ｒ＋
   １）ビットのグループを逐次に発生させるステップと、
   上記ビット系列を伝送するだめのキャリア信号を上記グ
   ループのビット値と１対１に対応する信号値で変調する
   ステップとから成り、該変調するステップでは絶対最小
   距離ｄｍｉｎＭを持った２ｒ＋１種類の信号値が使用さ
   れ、上記一意的に定まる特定の内部状態への個々の遷移
   に対しては上記絶対最小距離ｄｍｉｎＭよりも大きな最
   小距離を相互間で持っている信号値の組合わせだけを割
   当てるようにしたことを特徴とするビット系列伝送方法
   。