SU853819A1 - Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ - Google Patents
Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ Download PDFInfo
- Publication number
- SU853819A1 SU853819A1 SU792846779A SU2846779A SU853819A1 SU 853819 A1 SU853819 A1 SU 853819A1 SU 792846779 A SU792846779 A SU 792846779A SU 2846779 A SU2846779 A SU 2846779A SU 853819 A1 SU853819 A1 SU 853819A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- information
- outputs
- input
- Prior art date
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Description
1
Изобретение относитс к электросв зи и может быть использовано в системах передачи дискретных данных при приеме многопозиционных сложных сигналов, образуемых посто нным числом элементов, выбранных из биортогонального ансамбл ,
Известно устройство дл приема многопозиционных сложных сигналов, содержёицее последовательно соединенные генератор тактовых импульсов и счетчик, выходы которого подключены ко входам коммутатора, выходы которого подключены к первым входам элементов равнозначности, вторые входы и выходы которых соединены соответственно с выходами регистра сдвига и входами сумматора, а также блок пам ти и пороговый блок, выход которого подключен к первому входу регистра сдвига 11.
Однако помехоустойчивость такого устройства невысока,
Цель изобретени - повышение помехоустойчивости устройства
Цель достигаетс тем, что в устройство дл приема многопозиционных сложных сигналов, содержащее последовательно соединенные генератор тактсаьос импульсов и счетчик, выходы
Claims (1)
- которого подключены ко входам коммутатора , выходы которого подключены к первым входам элементов равнозначности , вторые входы которых и выходы соединены соответственно с выходами регистра сдвига и входами сумматора, а также блок пам ти и пороговый блок, выход которого подключен к первому входу регистра сдвига, введены два инвертора, буферный регистр, делитель, регистр информации и компаратор, входы которого соединены с входами и выходами блока пам ти и выходами первого инвертора, к информационным входам которого подключены выходы сумматора , соответствующий выход которого соединен с управл ющими входами инверторов и буферного регистра, выходы которого подключены ко входам регистра информации, соответствующие входы которого соединены с дополнительным входом блока пам ти, вторым выходом генератора тактовых импульсов и выходом делител , вход которого соединен с соответствующим выходом счетчика, входом порогового блока и BTOpfcsvi входом регистра сдвига, при этом выходы счетчика подключены к информационным входам второго инвертора , выходы которого гоелинены со входами буферного регистра, управл ющий вход которого соединен с выходом компаратора и управл ющим входом блока пам ти. На чертеже приведена структурна электрическа схема описываемого уст ( Ройства, Данное устройство дл приема многопоэиционных сложных сигналов содер жит пороговый блок 1, регистр 2 сдви га, элементы 3 равнозначности, коммутатор 4, сумматор 5, инвертор б, блок 7 пам ти, компаратор 8, буферны регистр 9, инвертор 10, счетчик 11, генератор 12 тактовых импульсов, делитель 13 и регистр 14 информации. Устройство работает следующим образом . Входной сигнал, несущий информацию , представл ет собой многопозиционный биортогональный код длиной N, который стро т так, чтобы свести к минимуму ошибки в информационной последовательности . Например, дл передачи информа:ции пачками по п ть инфор мационных символов требуетс 32 сигнала, из которых 16 пр мых и 16 противоположных. При этом, если .кодовые комбинации 00000, OHIO, 001 передаютс сигналами S , S,f Sj, то комбинации, им противоположные 11111 10001, 11000 - сигналами S , SQ , Sg Принимаемый сигнал поступает на вход порогового блока 1, где преобразуетс в импульсную последовательност котора записываетс регистром 2 сдви га тактовь ми импульсами счетчика 11, С первого выхода регистра 2 сдвига сигнал поступает на вход первого элемента 3. равнозначности, на второй вход которого поступает сигнал с пер вого выхода коммутатора 4. Коммутатор 4 за период следовани информационны посЕллок биортогонального кода подает m опорных кодов. С выхода первого элемента 3 разнозначности сигнал (единица при совпадении сигналов на первых выходах регистра и коммута нуль-при несовпадении) поступает на первый вход сумматора Сумматор преобразует число совпадений между прин тыми и опорными сиг налами в параллельной двоичной код. При этом на выходе старшего разр да сумматора 5 говорит о приеме пр мого кода, а О - о приеме обратного . Дл выбора максимального сигнала из ансамбл биортогональных кодов выходы млад1аих разр дов двоичного кода числа совпадений сумматора подключены к входам инвертора 6, в котором в случае приема обратного кода по сигналу О с выхода старшего разр да сумматора 5, подключенного к управл ющему входу инвертора б, двоичный код числа совпадений инвертируетс . . Например, комбинаци 11110,гово1эит о том, что прин т пр мой код с одной ошибкой, а комбинаци 00001 - о том, что прин т обратный код с одной ошибкой. На выходе инвертора 6 отклик на первый и второй сигналы будет один - НЮ, С выхода инвертора 6 двоичный код поступает на параллельные входы 7 пам ти и компаратора 8, В начале цикла обработки чейки блока 7 пам ти наход тс в. нулевом состо нии/ запись информации в него происходит по сигналу с выхода компаратора 8, которглй по вл етс только в случае, если поступивший код больше хран щегос в блоке 7. Этот же сигнал с выхода компаратора 8 подаетс на вход разрешени записи буферного регистра 9 дл записи информационного кода. Счетчиком 11 формируютс разр ды информационного кода, которые вл ютс также управл ющими сигналами коммутатора 4. В случае приема пр мого сигнала соответствующий ему код информационных импульсов проходит инвертор 10 без изменений и записываетс в буферной регистр 9 по сигналу с выхода компаратора 8. В последний разр д буферно го регистра записываетс единица с выхода старшего разр да сумматора 5, При приеме обратного кода комбинаци информационного кода с выхода счетчика 11 инвертируетс инвертором 10 по сигналу ста|ршего разр да сумматора , а в последний разр д буферного регистра 9 записываетс Q с выхода старшего разр да сумматора. После окончани N тактов в буферном регистре 9 будет записан код посылки информационных импульсов, соответствующий максимуму взаимной коррел ционной функции прин того сигнала и одного из m опорных кодов. Эта комбинаци считываетс в регистр 14 информации сигналом, поступаюгцим с делител 13, который также устанавливает в нулевое состо ние блок 7 пам ти, В течение следующего цикла работы устройства, который длитс N периодов тактовой частоты регистра 2 сдвига, информаци с выхода регистра 14 информации поступает к потребителю . Использование описанного устройства дл приема многопозиционных сигналов позволит повысить помехоустойчивость приема передаваемой информации в каналах с малым отношением сигнал-шум или увеличить скорость передачи информации без расширени полосы пропускани при достаточной мощности радиолинии. Это устройство сравнительно просто реализуетс с помощью цифровых интегральньах схем и не требует создани сложных устройств цикловой синхронизации. Формула изобретени Устройство дл приема многопозиц онных сложных сигналов, содержащее последовательно соединенные генератор тактовых импульсов и счетчик, выходы которого подключены ко входа коммутатора, выходы которого подклю чены к первым входам элементов равнозначности , вторые входы и выходы которых соединены соответственно с выходами регистра сдвига и входами сумматора, а также блок пам ти и по роговый блок, выход которого подклю чен к г:ервому входу регистра сдвига отличающеес тем, что, с целью повышени помехоустойчивост введены два инвертора, буферный регистр , делитель, регистр информации и компаратор, входы которого соединены с входами и выходами блока пам ти и выходами первого инвертора, к информационным входам котороЛ) подключены сумматора, соответств ющий выхол которого соединен с управл ющими входами инверторов и буферного регистра, выходы которого подключены ко входам регистра информации, соответствующие входы которого соединены с дополнительным входом блока пам ти, вторым выходом генератора тактовых импульсов и выходом делител , вход которого соединен с соответствующим выходом счетчика, входом порогового блока и вторым входом регистра сдвига, при этом выходы счетчика подключены к информационным входам второго инвертора, выходы которого соединены со входами буферного регистра, управл ющий вход которого соединен с выходом компаратора и управл ющим входом блока пам ти. Источники информации, прин тые во внимание при экспертизе 1, Авторское свидетельство СССР 528684, кл. Н 03 Н 7/28, 1978 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792846779A SU853819A1 (ru) | 1979-11-29 | 1979-11-29 | Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792846779A SU853819A1 (ru) | 1979-11-29 | 1979-11-29 | Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU853819A1 true SU853819A1 (ru) | 1981-08-07 |
Family
ID=20862324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792846779A SU853819A1 (ru) | 1979-11-29 | 1979-11-29 | Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU853819A1 (ru) |
-
1979
- 1979-11-29 SU SU792846779A patent/SU853819A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
SU853819A1 (ru) | Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ | |
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
US4020449A (en) | Signal transmitting and receiving device | |
SU611311A1 (ru) | Передающее телеграфное устройство | |
SU427466A1 (ru) | Декодирующий накопитель | |
SU1061288A2 (ru) | Устройство дл приема многопозиционных сложных сигналов | |
SU649153A1 (ru) | Устройство временной коммутации асинхронных низкоскоростных и высокоскоростных каналов | |
SU944143A2 (ru) | Устройство дл передачи телеграмм | |
SU690646A1 (ru) | Устройство дл передачи и приема дискретной информации | |
SU1068927A1 (ru) | Устройство дл ввода информации | |
SU750749A1 (ru) | Формирователь кодовых комбинаций | |
SU511712A2 (ru) | Устройство дл приема двоичных сигналов | |
SU445172A1 (ru) | Устроство приема и передачи данных | |
SU580656A1 (ru) | Устройство дл блокировани выхода телеграфного приемника при наличии помех в канале св зи | |
SU1597890A1 (ru) | Способ приема управл ющих сигналов | |
SU873421A1 (ru) | Многоканальное устройство приема шумоподобных сигналов | |
SU882016A1 (ru) | Приемник интервально-кодовых сигналов | |
SU832755A1 (ru) | Устройство дл приема и передачиСигНАлОВ и СиСТЕМАХ C иМпульСНО- КОдОВОй МОдул циЕй | |
SU388265A1 (ru) | Устройство для формирования остатка по модулю три | |
SU543183A1 (ru) | Устройство приема сигналов синхронного запуска | |
SU1169173A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1290556A1 (ru) | Устройство дл передачи и приема дискретных сигналов | |
SU513495A1 (ru) | Способ контрол канала передачи данных | |
SU853810A1 (ru) | Устройство дл приема дискретныхСигНАлОВ |