SU445172A1 - Устроство приема и передачи данных - Google Patents
Устроство приема и передачи данныхInfo
- Publication number
- SU445172A1 SU445172A1 SU1816488A SU1816488A SU445172A1 SU 445172 A1 SU445172 A1 SU 445172A1 SU 1816488 A SU1816488 A SU 1816488A SU 1816488 A SU1816488 A SU 1816488A SU 445172 A1 SU445172 A1 SU 445172A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- transmission
- data reception
- circuit
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
1
Изобретение относитс к области телеграфной св зи.
Известно устройство приема и передачи данных в синхронных системах св зи с решающей обратной св зью, содержащее приемник двоичных сигналов, подключенный одновременно к схеме выделени номера принимаемого блока и через вход и первый выход узла защиты от ошибок к первому входу узла вывода данных, выход которого вл етс выходом устройства, а второй выход узла защиты от ошибок подключен к входу обратного канала через первый вход и выход схемы формировани сигнала решающей обратной св зи.
Цель изобретени - повышение пропускной способности канала св зи.
Это достигаетс тем, что в предлагаемом устройстве между выходом схемы выделени номера принимаемого блока и вторым входом схемы формировани сигнала решаюшей обратной св зи включена своим первым входом и первым выходом схема анализа знака несовпадени , второй выход которой подсоединен к второму входу узла вывода данных, причем третий выход узла защиты от ошибок подключен к второму входу схемы анализа знака несовпадени .
Иа чертеже приведена блок-схема предлагаемого устройства.
Устройство приема и передачи данных состоит из приемника 1 двоичных сигналов, выход которого соединен с входами узла 2 защиты от ошибок и схемы 3 выделени номера принимаемого блока. Первый выход узла защиты от ошибок соединен с одним из входов схемы 4 анализа знака несовпадени 4 прин того номера блока с номером блока, в котором обнаружена ошибка, второй вход
которой подключен к схеме 3 выделени номера принимаемого блока, а один из выходов - к входу узла 5 вывода данных, второй вход которого соединен с вторым выходом узла 2 защиты от ошибок, к третьему выходу
носледнего подключен один из выходов схемы 6 формировани сигнала решающей обратной св зи, второй вход которой соединен с вторым выходом схемы 4.
Устройство работает следующим образом. Дл повышени достоверности принимаемых данных при возникновении ошибок в канале св зи в устройстве примен етс известный принцнп групповой (поблочной) защиты
от ошибок с использованием решающей обратной св зи, сигналы которой в виде моночастот передаютс по обратному каналу. При нарушении поблочной синхронизации, возникающей по причине искажепи сигналов рещающей обратной св зи, устройство обеспе
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1816488A SU445172A1 (ru) | 1972-07-31 | 1972-07-31 | Устроство приема и передачи данных |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1816488A SU445172A1 (ru) | 1972-07-31 | 1972-07-31 | Устроство приема и передачи данных |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU445172A1 true SU445172A1 (ru) | 1974-09-30 |
Family
ID=20523664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1816488A SU445172A1 (ru) | 1972-07-31 | 1972-07-31 | Устроство приема и передачи данных |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU445172A1 (ru) |
-
1972
- 1972-07-31 SU SU1816488A patent/SU445172A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1395645A (en) | Asynchronous data buffers | |
| GB1069538A (en) | A data transmission system | |
| SU445172A1 (ru) | Устроство приема и передачи данных | |
| SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
| US3752921A (en) | Distinct complex signals formed by plural clipping transformations of superposed isochronal pulse code sequences | |
| GB1146728A (en) | Improvements in and relating to binary information transmission systems | |
| GB1316462A (en) | Method and circuit arrangements for the rror-correction of information | |
| GB1309754A (en) | Electrical signalling systems | |
| US3040128A (en) | Multiplex communication system | |
| SU902294A1 (ru) | Устройство дл формировани квазитроичной последовательности | |
| SU611311A1 (ru) | Передающее телеграфное устройство | |
| SU853819A1 (ru) | Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ | |
| US2565479A (en) | Communication system | |
| SU801281A1 (ru) | Устройство статистическогоуплОТНЕНи C ВРЕМЕННыМ РАздЕлЕНиЕМКАНАлОВ | |
| SU1356246A2 (ru) | Система св зи с многоосновным кодированием | |
| SU427466A1 (ru) | Декодирующий накопитель | |
| SU491220A1 (ru) | Устройство дл выделени рекуррентного синхросигнала | |
| SU1050125A2 (ru) | Устройство дл приема биимпульсного сигнала | |
| SU720745A1 (ru) | Двухканальное устройство ретрансл ции дискретных сигналов | |
| SU540400A1 (ru) | Устройство дл передачи дискретной информации | |
| JPS5848194A (ja) | 火災感知器のアドレス符号送受信回路 | |
| SU688082A1 (ru) | Система передачи дискретной информации | |
| SU625311A1 (ru) | Устройство дл передачи и приема двоичной информации | |
| SU496550A1 (ru) | Устройство многоканального ввода | |
| SU467484A1 (ru) | Устройство узловой синхронизации сверточного декодера |