SU491220A1 - Устройство дл выделени рекуррентного синхросигнала - Google Patents

Description

1

Изобретение относитс  к технике св зи, может использоватьс  дл  помехоустойчивой синхронизации систем передачи двоичной информат1ии .

Известно устройство дл  выделени  рекуррентного синхросигнала, содержащее анализатор рекуррентной последовательности, накопитель и последовательно соединенные счетчик ошибок и селектор синхросигнала.

Цель изобретени  - повышение помехоустойчивости выделени  синхросигнала.

В предлагаемом устройстве между одним выходом анализатора рекуррентной последовательности и входом счетчика ошибок введен селектор ошибок, а между другим выходом анализатора рекуррентной последовательности и входом селектора синхросигнала - блок запрета , к одному из входов которого подключен через накопитель выход селектора ошибок .

На чертеже приведена структурна  схема устройства.

Устройство содержит анализатор рекуррентной последовательности 1, накопитель 2, последовательно соединенные счетчик ошибок 3 и селектор синхросигнала 4, селектор ошибок 5, включенный между одним выходом анализатора 1 и входом счетчика 3, и включенный между другим выходом анализатора 1 и входом селектора синхросигнала 4 блок запрета

6, к одному из входов которого через накопитель 2 подключен выход селектора ошибок 5.

Устройство работает следующим образом.

Принимаемые из канала св зи знаки поступают на анализатор рекуррентной последовательности 1, с одного из выходов которого на селектор ошибок 5 поступают результаты проверок этих знаков. Селектор 5 в соответствии с законом образовани  рекуррентной последовательности формирует сигналы, например единичные, определ ющие знаки, ошибочность которых при приеме наиболее веро тна. Эти сигналы задерживаютс  в накопителе 2 и одновременно нодсчнтываютс  счетчиком ошибок 3 с определенным порогом срабатывани .

При допустимом числе ошибочных знаков в рекуррентной последовательности счетчик ошибок 3, сработав, включает селектор синхросигнала 4, подключенный через блок запрета 6 к информационному выходу анализатора рекуррентной последовательности 1. Блок запрета исключает ошибочные знаки в рекуррентной последовательности при анализе синхросигнала на селекторе 4. Выделенный селектором синхросигнал устанавливает счетчик ошибок 3 в исходное состо ние. Длину L передаваемого синхросигнала выбирают исход  из соотношени  2 -1 L 2«-/г, где п - степень порождающего многочлена рекуррентной последовательности, k - длина селектора синхросигнала 4. Порог срабатывани  счетчика ошибок 3 выбирают исход  из заданных требований к допустимому числу ошибок в рекуррентной последовательности.

Предмет изобретени 

Устройство дл  выделени  рекуррентного синхросигнала, содержаш,ее анализатор рекуррентной последовательности, накопитель и последовательно соединенные счетчик ошибок и

селектор синхросигнала, о т л и ч а ю ш, е с с   тем, что, с целью повышени  помехоустойчивости выделени  синхросигнала, между одним выходом анализатора рекуррентной последовательности и .входом счетчика ошибок введен селектор ошибок, а между другим выходом анализатора рекуррентной последовательности и входом селектора синхросигнала - блок запрета, к одному из входов которого подключен через накопитель выход селектора ошибок.