SU1543558A1 - Устройство синхронизации дл передачи двоичной адресной информации - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - сокращение времени синхронизации дл  передачи двоичной адресной информации. Устройство содержит на передающей стороне кодер 1, г-р 2 тактовых импульсов, блок параллельного объединени  3, г-р 4 M-последовательности, дискретный канал 5 св зи, на приемной стороне г-р 6 тактовых импульсов, регистры 7 и 9 сдвига, эл-т ИСКЛЮЧАЮЩЕЕ ИЛИ 8, регенератор 10 кодового слова, обнаружитель 11 безошибочного участка, формирователь 12 управл ющих сигналов и блок 13 восстановлени  сигнала цикловой синхронизации. На передающей стороне адресную информацию преобразуют в кодовую последовательность, котора  через канал 5 поступает на приемную сторону, где она записываетс  со скоростью, превышающей в N раз скорость ее передачи. Это позвол ет при отсутствии тактовой синхронизации с принимаемой кодовой последовательностью получать N отсчетов за длительность одного кодового символа. После соответствующих преобразований прин та  адресна  информаци  поступает к получателю. 2 ил.

Description

ел

U

со ел ел

00

ФигА

Изобретение относитс  к радиотех- i нике, а именно к устройствам передачи дискретной информации, и может быть использовано в системах радиотелефонной св зи дл  передачи двоичной адресной информации.

Цель изобретени  - сокращение вре- Иени синхронизации дл  передачи двоичной адресной информации.

На фиг. 1 представлена структурна  схема устройства синхронизации дл  передачи двоичной адресной информации} на фиг. 2 - структурные схемы регенератора кодового слова )и блока 13 восстановлени  сигнала Цикловой синхронизации.

Устройство синхронизации дл  пере- ачи двоичной адресной информации со- ;ержит на передающей стороне кодер

генератор 2 тактовых импульсов, лок 3 параллельного объединени , енератор 4 М-последовательности и 1скретный канал 5 св зи, а на прием- шй стороне - генератор 6 тактовых импульсов, первый регистр 7 сдвига, Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, второй регистр 9 сдвига, регенератор 10 кодового слова, обнаружитель 11 безоши- 0очного участка, формирователь 12 управл ющих сигналов и блок 13 вое- Становлени  сигнала цикловой синхронизации .

Регенератор 10 кодового слова образуют регистр 1Д, элемент ИСКЛЮЧАЮ- llj(EE ИЛИ 15 и элемент И 16.

Блок 13 восстановлени  сигнала цикловой синхронизации содержит регистр 17 с обратными св з ми и эле- ьЦент 18 совпадени .

Устройство синхронизации дл  передачи двоичной адресной информации работает следующим,образом.

Адресную информацию через первые входы записывают в кодер 1, одновременно на второй вход кодера 1 подают управл ющий сигнал от источника адресной информации, а на третий вход - тактовые импульсы с выхода генератора 2. Затем адресную информацию циклически кодируют и последовательность периодически повтор емых информационных и проверочных двоичных символов циклического (n, k + га)-кода подают н|а первый вход блока 3, на второй вход которого синхронно подают периодически повтор емую М-последователь- нюсть с выхода генератора 4. Полученную таким образом кодовую последе-

0

5

0

5

0

5

0

5

0

5

вательность с выхода блока 3 подают на вход дискретного канала 5 св зи, с выхода которого кодовую последовательность подают на вход регистра 7 и на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8. В регистре 7 кодовую последовательность записывают со скоростью , в N раз превышающей скорость ее передачи, под действием тактовых импульсов, которые поступают с выхода генератора 6 на второй вход формировател  12 и с первого выхода последнего - на второй вход регистра 7. Это позвол ет при отсутствии тактовой синхронизации с принимаемой кодовой последовательностью получать N отсчетов за длительность одного кодового символа и соответственно N отсчетов участка кодовой последовательности, которые параллельно подают на первые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, с выхода которого инверсные двоичные символы синдрома последовательно записывают через первый вход в регистр 9, с выходов которого полученную инверсию синдрома подают на входы обнаружител  11. Если участок кодовой последовательности, записанный после очередного сдвига в регистр 7, не содержит ошибок, то в регистре 9 будут записаны только двоичные единицы. Присутствие 1 одновременно на всех входах обнаружител  11 приводит к изменению из О в 1 логического уровн  на его выходе, откуда указанный перепад поступает па первый управл ющий вход формирователи 12, при этом запрещаетс  подача тактовых импульсов с выхода формировател  12 на тактовые входы регистров 7 и 9 сдвига . Изменение логического уровн  на выходе обнаружител  11 разрешает подачу тактовых импульсов -с тактового входа формировател  12 на его второй тактовый выход. При этом с первого управл ющего выхода формировател  12 на (К+1)-й вход регистра 14 регенератора tO поступает управл ющий сигнал) и в указанный регистр с выходов регистра 7 переписывают безошибочный . участок кодового слова адресной информации и затем сдвигают под действием тактовых импульсов, которые подают с второго тактового выхода формировател  12 на (К+2)-й вход регистра 14 и на второй вход регистра 17, при этом с К-го выхода регистра 17 кодова  последовательность поступает

10

15

25

51543558

на первый вход элемента И 16. При дер, этом в блоке 13 кодова  последовательность поступает с выхода элемента И 1ё на первый вход регистра 17, ас вы- . ходов последнего - на входы элемента 18 совпадени . После п сдвигов на выходах регистра 17 получают набор двоичных символов, который соответствует циклической задержке информационных символов в обнаруженном безошибочном участке кодовой последовательности , и на управл ющий вход элемента И с второго управл ющего выхода формировател  12 подают сигнал, запрещающий поступление двоичных символов с К-го выхода регистра 14 на Л первый вход регистра 17. Затем содержимое регистров 14 и 17 сдвигают синхронно п, п раз, пока двоичный набор из К символов на выходах регистра 17 не совпадает с известным на приемной cTopd&e набором такой же длины, при этом происходит изменение логического уровн  из О в 1 на выходе элемента 18 и прин та  адресна  информаци  с выходов регистра 14 поступает к получателю адресной информации . Указанный сигнал также поступает через второй управл ющий вход формировател  12, при этом с третьего управл ющего выхода формировател  12 на управл ющие входы регистров 7 и 9 поступает сигнал, который переводит содержимое их  чеек в состо ние О.

Уровень О с выходов указанных регистров поступает в обнаружитель 11, затем через последний проходит на первый управл ющий вход формировател  12 и с второго управл ющего выхода формировател  12 на объединенные управл ющие входы регистра 14 и ре- гистра 17 поступает сигнал, который переводит содержимое  чеек указанных регистров в состо ние О. При этом на выходе элемента 18 совпадени  происходит изменение логического уровн  из 1 в О, в результате чего формирователь 12 переводит устройст- 50 во в исходное состо ние.

тактовые входы двух последних объединены и подключены к выходу ГШ; объединенные управл ющие входы генератора М-последовательности и кодера  вл ютс  управл ющим входом устройства , другие входы кодера  вл ютс  адресными входами устройства, а на приемной стороне - последовательно соединенные ГТИ и формирователь управл ющих сигналов, а также блок восстановлени  сигнала цикловой синхронизации , управл ющий выход которого  вл етс  одноименным выходом устройству и объединен с первым управл ющим входом формировател  управл ющих сигналов, отличающеес  тем, что, с целью сокращени  времени синхронизации дл  передачи двоичной 2Q адресной информации, на передающей стороне введена схема параллельного объединени , входы и выход которой подключены соответственно к выходам генератора М-последовательности и кодера и к входу дискретного канала св зи, а на приемной стороне введены последовательно соединеные первый

регистр сдвига, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй регистр сдвига, обнаружитель безошибочного участка и регенератор родового слова. К входов, которого объединены с соответствующими К выходами первого регистра сдвига, информационный вход которого объединен с одноименным входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и подключен к выходу дискретного канала св зи, тактовый и управл ющий входы первого регистра сдвига объединены, с одноименными входами второго регистра сдвига и подключены к первым тактовому и управл ющему входам формировател  управл ющих сигналов, второй управл ющий вход которого подключен к одноименному выходу обнаружител  безошибочного участка, второй тактовый , второй и третий управл ющие выходы формировател  управл ющих сигналов подключены соответственно

к объединенным (К+2)-му и тактовому входам регенератора кодового слова и блока восстановлени  сигнала цикловой синхронизации, к (К+1)-му входу

Устройство синхронизации дл  пере- 55 Регенератора кодового слова и к дачи двоичной адресной информации, объединенным управл ющим входам ре- содержащее на передающей стороне ге- генератора кодового слова и блока нератор тактовых импульсов (ГТИ), восстановлени  сигнала цикловой синх- генератор М-последовательности и ко- ронизации, сигнальный выход регене30

35

40

45

ормула изобретени 

10

2Q

15

2Q

25

2Q

30

35

50

40

50

45

ратора кодового слова подключен к одноименному входу блока восстановлени  сигнала цикловой синхронизации , а информационные выходы регенератора кодового слова  вл ютс  одноименными выходами устройства.

фиг. 2

Claims (1)

1. •Формула изобретения.

   Устройство синхронизации для пере- 55 дачи двоичной адресной, информации, содержащее на передающей стороне генератор тактовых импульсов (ГТИ), генератор М-последовательности и ко дер, тактовые входы двух последних объединены и подключены к выходу ГТИ;' объединенные управляющие входы генератора М-последовательности и кодера являются управляющим входом устройства, другие.входы кодера являются адресными входами устройства, а на приемной стороне - последовательно соединенные ГТИ и формирователь управляющих сигналов, а также блок восстановления сигнала цикловой синхронизации, управляющий выход которого является одноименным выходом устройству и объединен с первым управляющим входом формирователя управляющих сигналов, отличающее ся тем, что, с целью сокращения времени синхронизации для передачи двоичной адресной информации, на передающей стороне введена схема параллельного объединения, входы и выход которой подключены соответственно к выходам генератора М-последовательности и кодера и к входу дискретного канала’ связи, а на·приемной стороне введены последовательно соединение первый регистр сдвига, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй регистр сдвига, обнаружитель безошибочного участка и регенератор родового слова. К входов, которого объединены с соответствующими К выходами первого регистра сдвига, информационный вход которого объединен с одноименным входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и подключен к выходу дискретного канала связи, тактовый и управляющий входы первого регистра сдвига объединены, с одноименными входами второго регистра .^сдвига и подключены к первым тактовому и управляющему входам формирователя управляющих сигналов, второй управляющий' вход которого подключен к одноименному выходу обнаружителя 'безошибочного участка, второй тактовый, второй и третий управляющие выходы формирователя управляющих сигналов подключены соответственно к объединенным (К+2)-му й тактовому входам регенератора кодового слова и блока восстановления сигнала цикловой синхронизации, к (К+1)-му входу регенератора кодового слова и к объединенным управляющим входам регенератора кодового слова и блока восстановления сигнала цикловой синхронизации, сигнальный выход регене7 ратора кодового слова подключен к одноименному входу блока восстановления сигнала цикловой синхрониза ции, а информационные выходы регенератора кодового слова являются одноименными выходами устройства.

   I ·

   I