SU403093A1 - Устройство цикловой синхронизации - Google Patents

Description

Изобретение относитс  к области телеграфной св зи. Известно устройство цикловой синхронизации , содержащее в передающей части генератор синх1роимпульсов, выход которого подключен к первому входу схемы «ИЛИ, ко второму входу которой иодключеп выход датчика двоичной информации, а в приемной части двоичный выход капала св зи подключен ко входу блока поиска синхроим пульсов, выход последнего подключен к последовательно соединеиным блокам пам ти фазы синхроимпульсов . С целью уменьщепи  времен  вхождени  в На чертеже приведена блок-схема устройства цикловой синхронизации с автоматическим включением элементов пам ти фазы синхроимпульсов. Устройство содержит передающую часть 1, приемную часть 2 и блок 3 автоматического включени  элементов пам ти фазы синхроимпульсов . Передающа  часть 1 устройства цикловой синхронизации с автоматическим включением элементов пам ти фазы синхроимпульсов состоит из генератора 4 синхроимпульсов и схемы «ИДИ 5, на вход 6 которой ноступают синхроимпульсы, а на вход 7 - информационфазы riiiixpoii;VMiy;ib(;oi., iij)i jlOM с БЫХОЛ.П 15 блока 10 iioiici a cini.|)oiiMiiy,4bcoi;, a raiioKC с выходов 16, 17 и 18 блоков 12, 13 и 14 снимаютс  синхроимпульсы, достоверность фазы которых повышаетс  с ростом номера элемента нам ти.

Блок 3 а1втоматического включени  элементов пам ти фазы синхроимпульсов содержит иперциоииый пороговый усилитель 19, на симметричный вход 20 которого поступает линейный информационный сигнал (например, в виде токовых посылок определенного уровн  и пол рности), генератор 21 «единиц, схему «И 22, на 1ВХОД 23 которой при наличии линейного сигнала подаетс  посто нное напр жение , вырабатываемое инерцноииым пороговым усилителем 19, а на вход 24 - имнульсы от генератора 21 «единиц, следующие с тактовой частотой.

Кроме того, блок 3 содержит схему «НЕ 25, инвертирующую двоичный сигнал с выхода 26, схему «И 22,  чейки пам ти 27, 28 и 29, запись «единиц на которые производитс  при отсутствии линейного сигнала или при его пропадании на врем , превыщающее 0,3- 0,5 сек, определ емое посто нной времени усилител  19, а считывание осуществл етс  в процессе вхождени  в синхронизм первыми импульсами соответственно с выхода 15 блока 10 поиска синхроимпульсов и выходов 16 и 17 блоков 12, 13 нам ти фазы синхроимпульсов; схему «ИЛИ 30, объедин ющую импульсные сигналы, считываемые с  чеек пам ти 27, 28 и 29 и с выхода 18 последнего блока 14 пам ти фазы синхроимпульсов, с выхода 31 которой синхроимнульс поступает в приемный хронизатор оконечного устройства.

Устройство цикловой синхронизации с автоматическим включением элементов нам ти фазы синхроимпульсов работает следующим образом.

Генератор 4 синхроимпульсов передающей части 2 устройства вырабатывает сипхроимnyvibcbi , следующие с частотой повторени  циклов. Эти импульсы поступают на вход 6 схемы «ИЛИ 5, на вход 7 которой подаетс  информационна  двоична  последовательность с одним свободным разр дом. В схеме «ИЛИ 5 синхроимпульсы заполн ют этот разр д. С выхода 8 информациопна  носледовательность , разделенна  синхроимпульсом на циклы, поступает в канал св зи.

С выхода 9 генератора 4 синхроимпульсов синхроимпульсы поступают в передающую часть источника двоичной информации.

Двоична  последовательность из канала св зи поступает на вход 11 блока 10 поиска синхроимпульсов. Путем многократного логического умножени  символов одного и того же разр да последовательно поступающих из канала св зи циклов, блоком 10 поиска сиихроимпульсов выдел етс  импульс (сипхроимпульс ). С целью предотвращени  выделений синхроимпульсов с ложной фазой импульсы с блока 10 нроход т через р д последовательно

соединенных блоке 12, 13 и 14 пам ти фазы сиихроимпульсои. Имну.льс на выходе каждого такого блока пам ти и.меет место только в том случае, если он два раза подр д ноступает на его вход с одинаковой фазой.

Иа вход 20 инерционного порогового усилител  19 поступает линейный сигнал из канала св зи и при его наличии на выходе 23 возникает посто нное (отрицательное) напр жение . Прп этом импульсы с генератора 21 «единиц , поступающие на вход 24 схемы «И 22, нроход т через нее и инвертируютс  (преобразуютс  в «нули) схемой «ИЕ 25. При пропадании сигнала или значительном снижении

его уровн  на врем , превыщающее 0,3-0,5 сек, напр жение на выходе 23 инерционного порогового усилител  19 отсутствует. Причем импульсы, поступающие от генератора 21 «единиц, через схему «И 22 не проход т. В

этом случае схема «ИЕ 25 генерирует импульсы с тактовой частотой, которыми и осуществл етс  запись «единиц в  чейки пам ти 27, 28 и 29.

При по влении информационного сигнала

первый выделившийс  блоком 10 импульс считывает «единицу из  чейки пам ти 27 и. с выхода 31 схемы «ИЛИ 30 осуществл ет первопачальное фазирование хронизатора приемной части оконечного устройства. Последующее

выделение синхроимпульсов блоком 10 приводит к их по влению сиачала на выходе 16 блока 12, затем на выходе 17 блока 13 и т. д., причем достоверность их выделени  с каждого последующего выхода повыщаетс . Этими

импульсами производитс  последовательное (во времени) считывание «единиц с  чеек пам ти 24 и 25.

Таким образом, фазирование хронизатора, осуществл емое с выхода 31 схемы «ИЛИ 30,

производитс  синхроимпульсами, выделенными со все более высокой достоверностью, т. е. устройство цикловой синхронизации с автоматическим включением элементов пам ти фазы синхроимпульсов обеспечивает последовательное включение блоков 12, 13 и 14 пам ти фазы синхроимпульсов; вхождение в синхрониз .м оконечной аппаратуры происходит за счет первого из достоверно выделенных синхроимпульсов , поступающих вначале с блока

10, затем с блока 12 пам ти фазы синхроимпульсов , затем с блока 13 и далее до конца сеапса .св зи с блока 14.

Предмет изобретени 

Устройство цикловой синхронизации с автоматическим включением элементов пам ти фазы синхроимпульсов, содержащее в передающей части генератор синхроимпульсов, выход которого подключен к первому входу схемы «ИЛИ, ко второму входу которой подключен выход датчика двоичпой информации, а в приемной дшсти двоичный выход канала св зи подключегг ко входу блока поиска сипхроимпульсов , выход последнего подключен к последовательно соединенным блокам пам тн фазы синхроимпульсов, отличающеес  тем, что, с целью уменьшени  времени вхожденн  в синхронизм, в приемкой части ко входу дополнительно введенного инерционного порогового усилител  подключен линейный выход канала св зи, а выход подключен через схему «И, соединенную с генератором единиц. ко входу схемы «НЕ, выход которой нодклюмен ко входам запнси соответствующих доно.чннтелыю введенных  чеек пам ти, а ко входам считывани  которых соответственно иодключены выход блока иоиска синхроимнульсов , выходы нервого н второго блоков пам ти фазы синхроимпульсов, а выход третьего блока пам ти фазы синхроимизльсов иодключен к одному из входов схемы «ИЛИ, к трем другим входам которой подключены выходы соответствующих  чеек пам ти.

Г

Г1

;j