деши4)атора команд соединен через триггер с соответствующим входом схемы сдви га и через поспедоЬательно соединенные интегрирующую и дифференцирующую схемы подключён к входу блока изменени скорости считывани . Таким образом в предлагаемом устройстве произведено разделение отслеживани текущих значений фазовых сдвигов f,. f и компенсации этих сдвигов в эласти ной пам ти. При этом сбои отдельных команд не вызывают перерывов в св зи, бла годар чему по вл етс возможность использовани 1-3 символьных КУ, что привводит к увеличению / . Увеличение f --.-.... .А Позвол ет увеличить допуски на нестабильность частот f и f или увеличить точ н , с ность отслеживани . На чертеже приведена блок-схема пред- л гаемого устройства. Устройство содержит на передаче, блок эластичной пам ти схему сдвига 2, триггер 3, фазовый детектор 4, формирователь команд 5, пороговую схему 6, схему задержки 7, блок изменени скорости считывавш 8, а на приеме блок 9 изменени скорости записи, дифференцирующую схему 10, интегрирующую схему 11, дешифратор команд 12, триггер 13, блок 14 эластичной пам ти, схему сдвига 15, фазовый детектор 16, генератор 17 и фильтр 18 низ ких частот. Поступающий на передающую станцию сигнал записываетс в блок 1 эластичной пам ти на тактовой частоте f . Считыва- ние информации осуществл етс частотой, f поступающей через блок изменени скорости считывани одной из чеек пам ти , причем один из выходов блока эластич ной пам ти св зан с входом фазового детектора 4 непосредственно, а другой через схему сдвига 2. Сигнал с выхода фазового детектора 4 поступает на формирователь команд 5, который на командных позици х дополнительного канала формирует одну из команд, завис щую от знака действующего напр жени на выходе фазового детектора 4. В случае, если о, то формируетс команда фаз. дет. А, если (1, О, то формируетс фаз. дет. Команда Б. Выход формировател команд св зан с -одним из входов схемы сдвига 2 через триггер 3, пропускающим на схему одвига после команды А, команду типа Б, Й| наоборот, после команды Б на схему сдвига могут поступать пищь команды ти5 . Последовательность команд, прощедщих на схему сдвига 2, такова, что усредненный во Бремени фазовый сдвиг, вызван.вый этой последовательностью, близок к временной функции сдвига частот f и f , Н о сформированна последов ательность команд не вызывает изменений скорости считывани информации из блока эластичной пам ти Компенсаци расхождени частот осуществл етс тем же способом, что и при обычном стаффинге без отслеживани . Когда фазовый сдвиг частот f и f достиНс гает одного тактового интервала частоты f , срабатывает порогова схема 6. Сигнал с выхода этой схемы воздействует на схему сдвига 2, вызыва компенсацию этого сдвига на входе фазового детектора 4. Изменени .скорости считывани информации из блока эластичной пам ти в этот момент не 1фоисходит, поскольку на приемной . станции этот момент времени может быть обнаружен после передачи 2-4 o-jeредных команд. С этой целью к .выходу пороговой схемы 6 подключена схема задержки 7, в качестве которой может использоватьс счетчик или сдвиговый регистр.. Сигнал с выхода схемы задержки 7 воздействует одновременно на блок изменени скорости считывани 8 и схему сдвига 2. При этом фазовый сдвиг, вводимый схемой 2 после срабатывани пороговой схемы 6, компенсируетс . Блоком изменени скорости считывани 8 производитс либо добавление лищнего считывающего импульса, либо уст ранение одного считывающего импульса, в зависимости от знака расстройки частот f и f . При этом, в первом случае нс информаци , считанна лищним считывающим импульсом, передаетс по дополнительному каналу, а во втором случае передаетс / балластна посылка в основном канале . На приемной станции прин тый сигнал записываетс в блок 14 эластичной пам ти с частотой f , поступающей из блока н 9 изменени скорости записи. Считывание информации производитс с частотой f , вырабатываемой генератором 17 и .. управл емым сигналом с выхода фильтра 18 низких частот. Навход фильтра низких частот поступает сигнал с выхода фазоврго детектора 16, входы которого св заны с выходами блока эластичной пам ти 14, на которых имеютс импульсы записи и считывани одной из чеек пам ти. Один из входов фазового детектора 16 св зан с выходом блока эластичной пам ти непосредственно , а другой - через схему сдвига 15. Дешифратор команд 12 в соответствии с -принимаемыми командами управл ет работой дхемы сдвига 15 через триггер 13, а также управл ет работой блока 9 изме- невш скорости записи через последовател но соединенные интегрирующую 11 и дифференцирующую 10 схемы. Благодар наличию триггера 13 только часть прин тых команд вызывает воздействие на схему сдвига 15. Так, после воздействи команды А очередное воздействие может произвести лишь команда Б, и, наоборот, после команды Б очередное воздействие может оказать лишь коман- да А. При сдвиге фаз между f и f , близких к 2f , последовательность переданных команд в предлагаемом устройстве имеет вид (. . .++++.. .) или (. . . ++++. .. ) в зависимости от знака действующей расстройки частот f и f . Смена сеоий одноименных команд обнаруживаетс с помощью, интегрирующей 11 и дифференцирующей 1О схем после поступлени 2-4 одноименных команд, сменивших предшествующую серию противоположнЬ )1х команд. По вл ющиес в эти . моменты времеЕШ сигЕ1алы на выходе дифференцирующей схемы 10 воздействуют на блок 9 измене1ш скорости записи, вызы- ва компенсацию фазовых сдвигов, равных тактовому интервалу частоты f . : Поскольку В устройстве Передаваемые команды не производ т непосредственного воздействи на блок эластичной пам ти, а управл ют лишь работой генератора при емной станции, выдел ющего тактовую частоту передаваемого сигнала, сбои отдель ных команд вызывают лишь незначительное увеличение фазовых флуктуации частоты 1 на приемной станции. Неточность С в определении сверхцикла, в котором на передающей станции бьшо произведено изменение скорости считывани информации из блока эластичной пам ти, приводит к перерыву в св зи в один-два сверхцикла. При этом абонентские устройства цикловой синхронизации не тер ют Состо ни синхронизма. В св зи с этим помехозащищенность команд может быть невысокой, т. е. использовать 1-3 символьные коман ды. Наибольшую частоту f можно полу,чить при положительном стаффинге, где ыравнивание частот f и f асущес ьл -} тс за счет передачи балластных посылок в основном канале и не требуетс отельной позиции в дополнительном канале. Предмет изобретени Устройство дл асинхронного унлотнени каналов св зи с временным разделением сигналов, содержащее на передающей станции блок эластичной пам ти, один из входов которого подклюнс; Йлоку I изменени скорости считывани ,-первый I выход блока эластичной пам ти через фазовый детектор подключен к одному из входов формировател команд, а на приемной станции - блок эластичной пам ти, один вход которого соединен с выходом блока изменени скорости записи, а один из выходов через последовательно соединенные фазовый детектор и фильтр низких частот подк-люэ1 Э1{.-к входу генератора, выход которого соединен с вторым входом блока эластичной пам ти, и дешифратор комаьщ, отличающеес тем, что, с целью повышени помехоустойчивости устройства , в него на цередающей станции введены схема сдвига, порогова схема, схема задержки и триггер, причем второй выход блока эластичной пам ти подключен к первым входам пороговой схемы и схемы сдвига, второй вход пороговой схемы подключен к первому выходу блока эластичной пам ти, выход пороговой схемы подключен ко второму входу схемы сдвига и через схемы задержки - к входу блока изменени скорости считывани и к третьему входу схемы сдвига, четвертый вход которой через триггер подключен к выходу формировател команд, выход схемы сдвиха подключен к входу фазового детектора, а на приемной станции введены диф(}Jepeнш pyюшa и интегрирующа схемы, триггер и схема сдвига, причем второй вход блока эластичной пам ти через схему сдвига подключен к фазовому детектору, выход дешифратора команд соединен через триггер с соответствующим входом схемы сдвига и через последовательно соединенные интегрирующую и ди||)ференцирующую схемы подключен к входу блока изменени скорости считывани .