SU869074A1 - Устройство тактовой синхронизации - Google Patents

Description

(54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ

1

Изйбретение относитс  к технике св зи и.может использоватьс  в аппаратуре tiep едачи данных,

Известно устройство тактовой синхронизации , содержащее последов тельно соединенные задак ций генератор, блок управлени , делитель частоты, фазовый дискриминатор и блок усреднений , выходы которого подсоединены к соответствующим входам блока управлени  ГП.

В описанном устройстве перерыв приема дискретных сигналов, например, по -причине фединга или воздействи  помех на врем  17 л ж -Т , вызывает нарушение синхронизма и как следствие нарушение циклового фазировани  (&f разность частот опорных генераторов приемного и передающего устройств, f - номинал частоты задающих генераторов , Т - длительность элементарной посылки). Дл  восстановлени  приема информации по истечении перерыва необходим прием фазирующей комбинации.

Цель изобретени  - повышение помехоустойчивости .

Поставленна  цель достигаетс  тем, что в устройство тактовой синхронизации , содержащее последовательно соединенные задающий генератор, блок управлени , делитель частоты, фазовый дискриминатор и блок усреднени , выходы которого подсоединены к соответствующим входам блока управлени , введены последовательносоединенные дополнительньШ делитель частоты, блок задержки, реверсивный счетчик, объединенньй по входу с входом адресного счетчика, блок сравнени  и блок пам ти , к другому входу которого под- ч ключен другой выход блока задержки, а к соответствующим входам подключены Ш11ХОДЫ адресного счетчика, выходы блока пам ти подключены к другим входам блока усреднени , к дополнительному входу которого подсоединен выход дополнительного делител  частоты.

вход которого подключен к входу фазового дискриминатора.

На чертеже представлена структурноэлектрическа  схема устройства.

Устройство тактовой синхронизации содержит задающий генератор 1, блок 2 управлени , делитель 3 частоты, фазовый дискриминатор 4, дополнительный делитель 5 частоты, блок 6 усреднени , блок 7 пам ти, адресный счетчик 8, блок 9 задержки, реверсивный счетчик 0 и блок 11 сравнени .

Устройство тактовой синхронизации работает следующим образом.

Импульсы задак цего генератора 1 через блок 2 управлени  поступают на счетный вход делител  3 частоты. С выхода делител  3 частоты импульсы опорного напр жени  поступают на один вход фазового дискриминатора 4, на его второй вход поступают принимаемые дискретные сигналы. В зависимости от знака временного рассогласовани  между импульсами опорного напр жени  и фронтами дискретных сигналов фазовым дискриминатором 4 вырабатываетс  команда на добавление или исключение одного импульса.

Предположим, что фазовым дискриминатором 4 вырабатываютс  команды на добавление. Эти команды поступают на вход блока 6 усреднени  и заполн ют его. Одновременно кажда  команда добавлени  устанавливает по установочному входу исходное состо ние блока.6 усреднени . После заполнени  блока 6 усреднени  кажда  команда на добавление импульса с его выхода поступает на вход блока 2 управлени  и суммирующий вход реверсивного счетчика 10. Блок управлени  вырабатывает дополнительный импульс в последовательность импульсов, поступающих от задающего .генератора 1 на счетный вход делител  3 частоты. Выработанные фазовым дискриминатором 4 команды на исключение импульсов аналЪгично описанному вьппе через блок 6 усреднени  поступают на блок 2 управлени  и вычитакиций вход реверсивного счетчика 10.

Блок 2 управлени  исключает из последовательности импульсов, поступающих на счетшзШ вход делител  3 частоты , один импульс. Каждый исключенный или добавленный импульс в зависимости от знака рассогласовани  сокращает величину фазового рассогласовани  между опорным напр жением и фронтами инфЪрмационной последовательности на

где F - скорость перевеличину

nf

дачи, п - коэффициент делени  делитгл . 3 частоты.

Реверсивный счетчик 10 считает команды добавлени , поступащие на его суммирукнций вход и команды исключени , поступающие на его вычитающий вход. Емкость реверсивного счетчика определ етс  действун цей нестационарностью коррекций, котора  может быть вызвана краевыьш искажени ми, многолучевостью и другими факторами. Выходы всех разр дов реверсивного счетчика 10 соединены со входами блока 1 сравнени , выходы которой соединены с информационными входами блка 7 пам ти. Емкость блока 7 пам ти определ ет, с какой точностью подлежит компенсации разность приемной и передающей опорных частот. Если реверсивный счетчик 10 насчитываем болше команд на добавление, чем на исключение , на выходе блока 11 сравнени  вырабатываетс  потенциал записи 1 и О в блок 7 пам ти. Если реверсивный счетчик 10 насчитывает болше команд на исключение, чем на добавление , на выходе блотса 11 сравнени  вырабатываетс  потенциал записи О и 1 в блок 7 пам ти. Если реверсивный счетчик 10 находитс  в нулевом состо нии, на обоих выходах блока 11 сравнени  вырабатываютс  потенциалы логического О. Указанны потен1щаль1 поступают на информационные входы блока пам ти.

Импульсы опорной частоты с делител  3 частоты поступают также на , счетный вход дополнительного делител  5 частоты, коэффициент делени  ковыбираетс 

по соотнощению:

К

где К - коэффициент делени  дополнительного делител  5;

if максимально возможна  разность частот передающего и приемного опорных генераторов;

f номинальна  частота опорных генераторов; п - коэффициент делени  делител 

частоты 3.

Claims (1)

1. Мартынов Е.М. Синхронизаци  в системах передачи дискретных сообщений . М., Св зь, 1972 с, 108, рис. 6.16 (прототип).