SU886216A1 - Цифровой фильтр - Google Patents
Цифровой фильтр Download PDFInfo
- Publication number
- SU886216A1 SU886216A1 SU802883929A SU2883929A SU886216A1 SU 886216 A1 SU886216 A1 SU 886216A1 SU 802883929 A SU802883929 A SU 802883929A SU 2883929 A SU2883929 A SU 2883929A SU 886216 A1 SU886216 A1 SU 886216A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- discriminator
- counter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(54) Щ РОВОЙ ФИЛЬТР
. Изобретение относитс крадиотех нике и предназначено дл фильтрации входного физического параметра выраженного цифровым кодом. Известно устройство фильтрации, по строенное на основе цифровой.систе мы фазовой автоподстройки частоты и. содержащее последовательно соединенные дискриминатор, реверсивный счетчик, блок добавлени -исключени , счетчик импульсов, элемент И и блок пам ти, при этом второй вход элемента И соединен с первым выходом синхронизатора , второй выход которого, со единен со вторыми входами дискриминатора Н блока добавлени -исключени причем второй выход счетчика импуль сов соединен с третьим входом JXHCKриминатора Cl3. Недостатком цифрового фильтра, построенного по такому принципу, вл етс наличие зоны нечувствительности , обусловленной округлением результата в реверсивном счетчике. а количество разр дов входного и вы ходного кодов одинаково, что су- щественно снижает точность входного параметра цифрового фильтра. Цель изобретени - повышение точности фильтрации. Дл этого в цифровом фильтре, содержащем дискриминатор, первый вход которого вл етс входом устройства , а выходы подключены ко входам реверсивного счетчика, последовательно вклкпенные блок добавлени -иск- лючени импульсов, счетчик импульсов, элемент И и блок пам ти целой части, а также синхронизатор, первый которого соединен с другим входом элемента И, а второй выход - с первым входом блока добавлени -исключени импульсов и со вторым входом дискриминатора, третий вход которого подключен к выходу счетчика импульсов , к выходу реверсивного счетчика подключены последовательно нормирующий блок, дополнительный эле3 мент И, другой вход которого соеди- ней с третьим выходом синхронизатора , и блок пам ти дробной части, между одним из выходов дискриминатора и входами блока добавлени -исключени импульсов включены соответствующие компараторы, вторые входы которых подключены к выходу ре .версивного счетчика, установочный вход которого соединен со вторым выходом блока добавлени -исключени импульсов, а третьим входам компараторов и ко второму входу нормирую1цего блока подключен выход блока пам ти посто нной фильтраНа чертеже представлен циф ровой , фильтр, структурна электрическа схема. Устройство содержит синхронизатор t, первый выход которого подключен к одноименным входам дискриминатора 2 и блока 3 добавлени -исключени импульсов, а второй выход синх ронизатора 1- соединен с одноименным входом элемента И 4. Второй вход дискриминатора 2 соединен с одноимен ным выходом счетчика 5 импульсов первый вход которого соединен с одноименным выходом блока 3 добавлени -исключени импульсов, а первый, выход счетчика 5 импульсов подключен к последовательно соединеннь1М элемен ту И 4 и блоку 6 пам ти целой части Выходы дискриминатора 2 соединены с одноименными входами реверсивного .счетчика 7, В устройство также введены блок 8 пам ти дробной части, элемент И $ нормирующий блок 10, первьй и второй компараторы II и 12, блок 13 пам ти посто нной фильтрации. Выход реверсивного счетчика 7 под ключен через первый и второй .компара торы 11 и 12 ко второму и третьему входам блока 3 добавлени -исключени импульсов и к последовательно соединенным нормирующему блоку 10, элементу И 9 и блоку 8 пам ти. При эуом третьи вхО(С(ы первого и второго компараторов П и 12 соединены со вторым вькодом дискриминатора 2, а. первые входы вьппеупом нутых компараторов и нормирукндего блока 10 подключены к выходу блока 13 пам ти. Кроме того, установочный вход реверсивного счетчика 7 соединен со вторым выходом блока 3 добавлений-исклю , а третий выход синхронизатора 64 подключен ко второму входу элемента И 9. Устройство работает следующим образом . До поступлени на вход устройства входного сигнала Х(пТ) в блоках 6 и 8 пам ти записаны нулевые значени кодов выходного сигнала, в блоке 13 пам ти записано значение кода посто нной фильтрации А. При этом с первого выхода синхронизатора 1 на один из входов блока 3 добавлени -исключени , а также на первый вход дискриминатора 2 поступают последовательности тактовых импульсов, но, так как на другом входе блока 3 добавлени исключени и на первом входе дискриминатора 2 сигналы отсутствуют, реверсивный счетчик 7 и счетчик 5 наход тс в состо ни х, соответствующих нулевому. На компараторах 1 и 12 по первым входам выставлены значени порогов N+A и N-A соответственно. N - код нулевого состо ни реверсивного счетчика 7, емкость которого равна 2N. При поступлении на вход фильтра выборки из произвольного Сигнала X(пТ) с выходе дискриминатора 2 на второй и третий входы реверсивного счетчика 7 соответственно поступают модуль и знйк рассогласовани , в первом периоде Т работы цифрового фильтра, численно равный модулю и знаку выборки из сигнала, так как ка второй вход дискриминатора 2 поступает нулевое значение «сода. В зависимости от знака рассогласовани происходит изменение значений кода реверсивного счетчика 7 в сторону увеличени , либо уменьшени , и при достижении соответствующего порога одного из компараторов И и 2 происходит либо исключение (при положительном знаке рассогласовани ), либо добавление (при отрицательном знаке рассогласовани ) одного импульса к эталонной последовательности , поступающей на первый вход блока 3 добавлени -исключени . При превышении пррога какого-либо из компараторов происходит сброс реверсивного счетчика 7 в состо ние N, соответствукицее нулевому. Таким образом в каждом периоде работы устройства из эталонной последовательности импульсов, имеющейс на первом входе блока 3 добавленип-исключени , происходит исключение (либо добавление в нее) некото )ого к«.личества импульсов, равного целой части частного от делени модул рассогласовани между сигнал ми на первом и втором входах дискри минатора 2 на посто нную фильтрации А, а дробна часть этого частного остаетс в реверсивном сиетчике 7, т. е. состо ние его в следук щем периоде работы устройства будет отличатьс от N на величину этой дробной части. . Скорректированна в блоке 3 добавлени -исключени последовательность импульсов поступает на вход счетчика 5 и измен ет фазу выходного импульса счетчика 5 таким образом , что уменьшаетс величина рассогласовани между сигналами на первом и втором выходах дискриминатора 2. фазой выходного импульса счетчика 5 вл етс сдвиг заднего фронта птого импульса относительно начала периода работы цифрового фил
ра. ч .;- ..-..
Остаток от делени модул рассогласовани на посто нную фильтрации А учитываетс в следующем периоде работы фильтра, а также с выхода реверсивного счетчика 7 поступает на второй вход нормирующего блока 10 на первый вход которого поступает посто нна фильтрации А. Нормированное к посто нной фильтрации значение остатка поступает с выхода нормирующего блока 10 через элемент И 9 записываетс в блок 8 .пам ти при поступлении импульса переписи на второй вход элемента И 9 с третьего выхода синхронизатора I. Таким образом, формируетс дробна часть выходного кода р(пТ). Цела часть выходного кода Уц(пТ) заключена в фазе выходного импульса счетчика 5 и с его первого выхода через элемент И 4 записываетс в блок 6 пам ти при пос- туплении на второй вход элемента И А импульса переписи с одноименного выхода синхронизатора 1, а со второго выхода счетчика 5 информаци о целой части поступает на второй вход дискриминатора 2.
ра, третий вход которого подключен к выходу счетчика импульсов, отличающийс тем, что, с целью повьопени точности фильтрации , к выходу реверсивного счетчика подключены последовательно нормируюощй блок, дополнительный элемент И, другой вход которого соединен с третьим вь1ходом синхронизатора, и блок
пам ти дробной частиj между одним иэ выходов дискриминатора и входами блока добавлени -исключени импульсов .включеш 1 соответствующие компараторы , вторые входы которых подключены
к выходу реверсивного счетчика, установочный вход которого соединен со вторым выходом блока добавлени -исключени импульсов, а к третьим входам компараторов и ко второму входу
нормируквцего 0лока подключен выход блока пам ти посто нной фильтрации.
Источники И1 ормации, прин тые во внимание при экспертизе
Claims (1)
- I. Системы фазовой автоподстройки частоты с элементами дискретизации . Под ред. В. В. Шахгильд на, М., Св зь, 1979, с. 102-104, рис. 4.5 (прототип). 6« В последуюпвсих периодах работы цифрового фильтра в каждом из периодов дискриминатор 2 вычисл ет разность X Г{пТ)-Уи,{п-1 )tj , котора поступает на первый и второй входы реверсивного счетчика 7 (входы модул и знаках , и вышеупом нутые операции повтор ютс . Формула изобретени Цифровой фильтр, содержащий дискриминатор , первый вход которого вл етс входом устройства, а выходы подключены ко входам реверсивного счетчика, последовательно включенные блок добавлени -исключени импульсов , счетчик импульсов, элемент И и блок пам ти целой части,, а также синхронизатор, первый выход которого соединен с другим входом элемента И, а второй - с первым входом блока добавлени -исключени импульсов и со вторым входом дискриминато13IIr
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802883929A SU886216A1 (ru) | 1980-02-12 | 1980-02-12 | Цифровой фильтр |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802883929A SU886216A1 (ru) | 1980-02-12 | 1980-02-12 | Цифровой фильтр |
Publications (1)
Publication Number | Publication Date |
---|---|
SU886216A1 true SU886216A1 (ru) | 1981-11-30 |
Family
ID=20878349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802883929A SU886216A1 (ru) | 1980-02-12 | 1980-02-12 | Цифровой фильтр |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU886216A1 (ru) |
-
1980
- 1980-02-12 SU SU802883929A patent/SU886216A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU886216A1 (ru) | Цифровой фильтр | |
US4234953A (en) | Error density detector | |
SU1083402A1 (ru) | Устройство дл приема сигналов относительной фазовой телеграфии | |
SU1325665A1 (ru) | Цифровой фильтр псевдослучайной последовательности импульсов | |
US3336578A (en) | Detector of aperiodic diphase marker pulses | |
SU1354125A1 (ru) | Устройство распознавани частоты | |
SU906011A1 (ru) | Устройство дл контрол достоверности передачи информации квазитроичным кодом | |
SU580656A1 (ru) | Устройство дл блокировани выхода телеграфного приемника при наличии помех в канале св зи | |
SU785993A1 (ru) | Декодирующее устройство | |
SU403093A1 (ru) | Устройство цикловой синхронизации | |
SU569042A1 (ru) | Приемное устройство телеметрической системы | |
SU1075431A1 (ru) | Устройство фазировани бинарного сигнала | |
SU1411993A1 (ru) | Устройство дл определени логарифмического коэффициента ошибок дискретного канала св зи | |
SU1425806A1 (ru) | Цифровой фазовый дискриминатор | |
SU818026A1 (ru) | Система передачи дискретной инфор-МАции | |
SU1547079A1 (ru) | Устройство дл амплитудной коррекции кодов | |
SU1211740A1 (ru) | Устройство дл сопр жени абонента с каналом св зи | |
SU1254396A1 (ru) | Цифровой дискриминатор фазоманипулированного сигнала | |
SU1631508A1 (ru) | Селектор радиосигналов точного времени | |
SU911742A2 (ru) | Устройство дл приема сигналов с дельтамодул цией | |
SU1328941A1 (ru) | Устройство кодовой синхронизации | |
RU1830186C (ru) | Устройство дл контрол качества канала св зи | |
SU790356A1 (ru) | Устройство синхронизации | |
SU843273A1 (ru) | Устройство цикловой синхронизации | |
SU530469A1 (ru) | Устройство автоматической регистрации времени и характера повреждени четырехпроводного телефонного канала |