SU1075431A1 - Устройство фазировани бинарного сигнала - Google Patents

Abstract

1.УСТРОЙСТВО ФАЗИРОВАНИЯ. БИНАРНОГО СИГНАЛА, содержащее последовательно соединенные опорный генератор, блок управлени , к дву Другим входам которого подключены выходы реверсивного счетчика, делитель :Частоты и фазовый дискриминатор , причем к управл ющему входу исключени  реверсивного счетчика подключен инверсный выход последнего разр да делител  частоты, отличающеес  тем, что, с целью повышени  помехоустойчивости устройства, пр мой выход последнего разр да делител  частоты подключен к управл ющему входу добавлени  реверсивного счетчика, к счетному входу которого подключен выход фазового дискриминатора, к управл ющему входу высокочастотного сигнала которого подключен выход высокочастотного сигнала опорного генератора .

Description

2. Устройство по п.1,о т л и чающеес  тем, что фазовый дискриминатор состоит из последова- тельно соединенных цифрового интегратора со сбросом, блока ключей и блока определени  абсолютного значени  рассогласовани , управл ющий вход высокочастотного сигнала которого объединен с соответствующим входом цифрового интегратора со сбросом , сигнальный вход которого  вл етс  сигнальным входом фазового дискриминатора, управл ющий вход блока ключей объединен с установочным входом цифрового интегратора со сбросом через элемент задержки и  вл етс  управл ющим входом тактовог сигнала,.а выход блока определени  абсолютного значени  рассогласовани   вл , етс  выходом фазового дискриминатора.

3. Устройство по п.2, отличающеес  тем, что блок определени  абсолютного значени  рассогласовани  состоит из последовательно соединеннЕлх реверсивного счетчика , дешифратора и ключа, выход которого соединен со счетным входом реверсивного счетчика и  вл етс  выходом блока определени  абсолютного значени  рассогласовани , вход ключа  вл етс  управл ющим входом высокочастотного, сигнала, причем выходал последнего разр да реверсивного счетчика подключены к соответствующим управл ющим входам реверсивного счетчика, установочные входы разр дов которого  вл ютс  входами блока определени  абсолютного значени  рассогласовани .

Изобрете ние относитс  к технике св зи и может быть использовало дл  тактовой синхронизации систем передачи цифровой информации.

Известно устройство, содержащее последовательно соединенные генератор , блок управлени , делитель частоты, фазовый дискриминатор.и счетчик усреднени , выходы которог соединены с другими входами блока управлени , .при этом второй вход фазового дискриминатора соединен с ВХОДНОЙ шиной, а дополнительный вход подключен к выходу генератора l .

Недостатком устройства вл етс  низка  помехоустойчивостьи значительное врем  вхождени в синхронизм при малых отношени хсигнал/ помеха.

Наиболее близким техническим решением к предлагаемому  вл етс  устройство фазировани  бинарного сигнала, содержащее последовательно соединенные опорный генератор, блок управлени , к двум другим входам которого подключены выходы реверсив ного счетчика, делитель частоты и фазовый дискриминатор, причем к управл ющему входу исключени  реверсивного счетчика подключе.н инверсный выход последнего разр да делител  частоты, выход опорного генератора подключен к управл ющему входу добавлени ,а сигнальный вход фазового дискриминатора объединен с соответствующим его входом через блок выделени  символов 2 .

Однако данное устройство не отличаетс  высокой помехоустойчивостыо .

Цель изобретени  - повышение помехоустойчивости устройства.

С этой целью в устройстве фазировани  бинарного сигнала, содержащем последовательно соединенные опорный генератор, блок управлени  к двум другим входам которого подключены выхЬды реверсивного счетчика , делитель частоты и фазовый дискриминатор, причем к управл ющему входу исключени  реверсивного счетчика лодключен инверсный выход последнего разр да делител  частоты , пр мой выход последнего разр да делител  частоты подключен к управл квдему входу добавлени  реверсивного счетчика, к счетному входу которого подключен выход фазового дискриминатора, к управл ющму входу высокочастотного сигнала которого подключен выход высокочастотного сигнала опорного генератора .

При этом фазовый дискриминатор стоит из последовательно соединенн цифрового интегратора со сбросом, блока ключей и блока определени  абсолютного значени  рассогласовани , управл ющий вход высокочастотного сигнала которого объединен с соответствующим входом цифрового интегратора со сбросом, сигнальный вход которого  вл етс  сигнальным входом фазового дискриминатора, управл ющий вход блока ключей Объединен с установочным входом цифрового интегратора со сбросом через элемент задержки и  вл етс  управл ющим входом тактового сигнал а выход блока определени  абсолютного значени  рассогласовани   вл етс  выходом фазового дискримина тора. Кроме того, блок определени  абсолютного значени  рассогласо- вани  состоит из последовательно соединенных реверсивного счетчика, дешифратора и ключа, выход которог соединен со счетным входом реверси ного счетчика и  вл етс .выходом блока определени  абсолютного значени  рассогласовани , вход ключа  вл етс  управл ющим- входом высокочастотного сигнала, причем выход последнего разр да реверсивного сч чика подключены к соответствующим . управл ктшм входам реверсивного сч чика, установочные входы разр дов которого  вл ютс  входами блока определени  абсолютного значени  рассогласовани . На фиг.1 представлена структурна  электрическа  схема устройства Фазировани  бинарного сигнала; на фиг.2 - временные диаграммы, по сн ющие работу устройства. Устройство содержит опорный генвратор 1, фазовый дискриминатор 2, реверсивный счетчик 3, блок 4 управлени , делитель 5 частоты, причем фазовый дискриминатор 2 сод жит цифровой интегратор б со сброс состо щий из инвертора 7 и реверсивного счетчика 8, блока 9 ключей , элемента 10 задержки и блока 11 определени  абсолютного значени  рассогласовани , состо щего из реверсивного счетчика 12, дешиф ратора 13 и ключа 14. I Процесс формировани  дискримина ционной характеристики иллюстрируетс  временными диаграммами, представленными на фиг.2 дл  случаев, когда входной и опорный сигналы синфазны (1), входной сигнал по. фазе отстает от опорного (tl) , вход ной сигнал по фазе опережает опорный (ВО . Устройство фазировани  бинарног сигнала работает следующим образом Входна  квантованна  смесь сигн ла и шума в виде бинарного сигнала ( фиг2а) поступает на управл ющие входы реверсивного счетчика 8 и не посредственно иа вход добавлени  и через инвертор 7 на вход исключени ( либо наоборот). Реверсивный счетчик 8 с инвертором 7 производ т цифровое интегрирование полупосылок входного сигнала. На его сче ный вход с этой Целью подаетс  последовательность высокочастотных импульсов частоты заполнени  с выхода опорного генератора 1. Интервал интегрировани  элементов входного сигнала згщаетс  опорным сигналом частоты 2fo , где fj, - тактова  частота входного сигнала, осуществл   импульсами, следующими с частотой fo (фиг.28), запись состо ни  реверсивного счетчика 8 через блок ключей 9 и блок 11 определени  абсолютного значени  рассогласовани . Установка реверсивного счетчика 8 в нулевое состо ние производитс  такими же-импульсами (фит.25), задержанными элементом 10 задержки на врем , о,беспечивающее надежную запись кода.реверсивного счетчика 8 в блок 11 определени  абсолютного значени  рассогласовани , которыйработает следующим образом. Если число, накопленное в цифровом интеграторе 6 на длительности полупосылки, отрицательное, знаковый триггер ревеЕ сивного счетчика 12 находитс  в единичном состо нии, при этом на управл ющий .вход добавлени  с пр могр выхода знакового триггера подаетс  разрешение..При положительном накопленном числе знаковый триггер находитс  в нулевом состо нии, и разрешение подаетс  на вход иск.лючени . Нулевое состо ние реверсивного счетчика 12 определ етс  дешифратором 13, который запрещает прохождение счетных высокочастотных импульсов на вход реверсирного счетчика 12 при нулевом коде и разрешает прохождение их при любом другом состо нии посредством ключа 14. Таким образом, на вход реверсивного счетчика 12 блока 11 определени  абсолютного значени  рассогласовани  поступает после записи .кода в его разр ды число импульсов , равное абсолютному значению числа, соответствукндего занесенному коду, после чего вход реверсивного счетчика 12 закрываетс  и остаетс  в закрытом состо нии до очередной записи через интервал времени , равный длительности полупосылки . Поскольку вход реверсивного счетчика 12 соединен с входом реверсив.-г ного счетчика 3, то на счетный вход последнего также поступает число импульсов, равное модулю числа, записанного в реверсивный счетчик 12 и соответствующего интервалу напр жени  входного сигнала на длительности полупосылки. Разность интегралов вычисл етс  с помощью реверсивного счетчика 3, осуществл ющего также усреднение результата. На управл ющие входы реверсивного счетчика 3 подаетс  меандровый сигнал тактовой частоты с пр мого и ий

Claims (3)

1.УСТРОЙСТВО ФАЗИРОВАНИЯ. БИНАРНСГО СИГНАЛА, содержащее последовательно соединенные опорный генератор, блок управления, к двум другим входам которого' подключены выходы реверсивного счетчика, делитель -частоты и фазовый дискриминатор , причем к управляющему входу исключения реверсивного счетчика подключен инверсный выход последнего разряда делителя частоты, отличающееся тем, что, с целью повышения помехоустойчивости устройства, прямой выход последнего разряда делителя частоты подключен к управляющему входу добавления реверсивного счетчика, к счетному входу которого подключен выход фазового дискриминатора, к управляющему входу высокочастотного сигнала которого подключен выход высокочастотного сигнала опорного генератора.

Фиг.1

2. Устройство по п.1, о т л и чающееся тем, что фазовый дискриминатор состоит из последовательно соединенных цифрового интегратора со сбросом, блока ключей и блока определения абсолютного значения' рассогласования, управляющий вход высокочастотного сигнала которого объединен с соответствующим входом цифрового интегратора со сбросом, сигнальный вход которого является сигнальным входом фазового дискриминатора, управляющий вход блока ключей объединен с установочным входом цифрового интегратора со сбросом через элемент задержки и является управляющим входом тактового сигнала,а выход блока определения абсолютного значения рассогласования является выходом фазового дискриминатора.

3. Устройство поп.2, отличающееся тем, что блок определения абсолютного значения рассогласования состоит из последовате· льно соединенных реверсивного счетчика, дешифратора и ключа, выход которого соединен со счетным входом реверсивного счетчика и является вы· ходом блока определения абсолютного значения рассогласования, вход ключа является управляющим входом высокочастотного, сигнала, причем выхода последнего разряда реверсивного счетчика подключены к соответствующим управляющим входам реверсивного счетчика, установочные входы разрядов которого являются входами блока определения абсолютного значения рассогласования.