SU924854A1 - Аналого-цифровой преобразователь - Google Patents
Аналого-цифровой преобразователь Download PDFInfo
- Publication number
- SU924854A1 SU924854A1 SU792990768A SU2990768A SU924854A1 SU 924854 A1 SU924854 A1 SU 924854A1 SU 792990768 A SU792990768 A SU 792990768A SU 2990768 A SU2990768 A SU 2990768A SU 924854 A1 SU924854 A1 SU 924854A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- output
- input
- inputs
- group
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ
1
Изобретение относитс к импульсной технике и предназначено дл использовани в цифровых измерительных системах дл ввода информации в электронно-цифровую вычислительную машину.
Известен аналого-цифровой преобразователь (АЦП), работающий по методу поразр дного уравновешивани tl .
Дл этого преобразовател принципом работы вл етс .включение разр да формировател компенсирующего напр жени , управл емого регистром, и выключениеэтого разр5зда со сдвигом во времени.
Основной недостаток такого устройства состоит в том, что операции выключени предьщущего разр да и включени посл едующего разр да регистра производ тс со сдвигом во времени, который составл ет неиспользуемую часть временного тактового интервала, т. е. Обуславливает потерю потенциального быстродействи АШ.
Известен аналого-Ш1фровой преобразователь , содержащий распределитель им-.
пульсов, регистр, две группы элементов совпадени , декодирующий блок и узел сравнени , при этом перва труппа элементов совпадени подключена ко входам установки нул , а друга группа - ко .входам установки единицы разр дов регистра 2. .
Этот преобразователь обладает низкой помехоустойчивостью, так как в процессе поразр дного уравновешивани входного сигнала компенсирующим сигналом возможно по вление ошибочных результатов , .вследствие сброса в О предьщущего разр да регистра от реакции узла сравнени в момент включени последующего разр да.
Цель изобретени - повышение помехоустойчивости при сохранении быстродействи .
Claims (2)
- Поставленна цель достигаетс тем, что аналого-цифровой преобразователь, содержащий формирователь тактовых импульсов , выход которого соединен со входом распределител импульсов, первый 392 выход которого соединен с единичным вх дом первого и нулевого входами п 1 TpiwrepOB регистра, с второго по п -ый выходы соединены соответстветственно с первыми входами первой и второй груп элементов совпадени , а выходы элементов совпадени первой грутшы соединены соответственно с нулевыми входами триггеров регистра, выходы же элементов совпадени второй группы соединены соответственно с единичными входами с второго по п -ый триггеры регистра, выходы регистра соединены со входами декодирующего блока, выход которого соединен с первым входом дифференциального узла сравнени , второй вход которого соединен со входной шиной, введены первый и второй , элементы запрета, первый и второй элементы ИЛИ-НЕ, первый и второй элементы совпадени и элемент ИЛИ, причем пр мой и инверсный выходы дифференциального узла сравнени через элементы запрета и элементы ИЛИ-НЕ подключены соответственно к входам первого и второго элементов совпадени , вторые входы которых соединены с выходом формировател тактовых импульсов, выход первого элемента совпадени соединен со вторым входом второго элемента ИЛИ-НЕ, с тшерсным вх дом первого элемента запрета, с первым из входов элемента ИЛИ и с первыми входами элементов совпадени первой группы, а выход второго элемента совпадени соединен с вторым входом первого элемента ИЛИ-НЕ, с инверсным входом второго элемента запрета и с вторым входом элемента ИЛИ, выход которого соединен со вторыми входами элементов совпадени второй группы. Совокупность введенных элементов с указанными св з ми выполн ет функгщи стробировани результата сравнени сигналов в момент переднего фронта тактового импульса, запоминани этого результата на врем длительности тактового импульса и формировани задержанной тактовой импульсной последовательности , синхронизирующей включение разр дов регистра. В предлагаемом устройстве включени последующего разр да и выключение пре дьщущего разр да вьтолн етс одновременно , .г, е, сохран етс максимально эффективное использование тактового временного интервала и, следовательно, быстродействие ЛИП. Однако благодар введению новых узлов и св зей в предлагаемом устройстве исключаетс воз44 можность ошибочного выключени пре- дыдушего разр5ща при включени х последующего разр да регистра, т. е, дости- гаетс повьпиение помехоустойчивос;ти А11П. На фиг. 1 приведена функциональна схема аналого-цифрового преобразовател (AUn) ; на фиг. 2 - временна диаграмма обмена. Преобразователь содержит форм1фователь тактовых импульсов 1, распределитель импульсов 2, регистр 3, первую группу 4 элементов совпадени , вторую группу 5 элементов совпадени , декодирующий блок 6, дифференциальный узел 7 сравнени , первый элемент 8 запрета, второй элемент 9 запрета, первый элемент ИЛИ-НЕ 10, второй элемент ИЛИ-НЕ 11, первый элемент 12 совпадени , второй элемент 13 совпадени и элемент ИЛИ 14.о Временна диаграмма обмена включает тактовые импульсы 15, импульсы 16 с выхода распределител импульсов, импульсы 17 с выхода элемента 12 совпа- дени , импульсы 18 с выхода элемента 13 совпадени , импульсы 19 с выхода элемента ИЛИ 14, импульсы 20 с выхода элементов совпадени первой группы 4, импульсы 21с выхода элеме1гтов совпадени второй группы 5, импульсы 22 - выходы трштеров регистра 3. Работает устройство следующим образом . Преобразование аналогового сигнала Ug в предлагаемом ЛИП в основном соответствует известному принципу пор з- р дного кодировани . Отличительной особенностью работы АПП вл етс формирование задержанной тактовой импульсной последовательности, синхронизирующей включение последующего разр да рс-гистра, из логических сигналов, полученных путем стробировани и запоминани результата сравнени входного сигнала 1) и предыдущего уровн компенсирующего напр жени Ui , В интервале времени между тактовыми импульсами 15 элементы 12 и 13 совпадени наход тс в состо нии лопгческого О, при этом запрещающие сигналы на. инверсных входах элементов 8 и 9 запрета отсутствуют и выходные сигналы дифференциального узла 7 сравнени проход т через элементы 8, 9 и 10, 11 на входы элементов 12 и 13 совпадени . В момент поступлени очередного тактового импульса на выходе одного из элементов 12 или 13 совпадени соответствующий Импульс 17 или 18, который поступает через элемент ИЛИ 14 и один из элементов совпадени второй группы 5 на вход установки 1 последующего разр да регистра 3, а также поступает на вход элемента ИЛИ-НЕ 11 или 1О и на инверсный вход элемента 8 или 9 запрет При этом элементы 10 - 13 временно (в течение длительности тактового импульса ) выполн ют функцию запоминани этого результата сравнени , который имел место в момент переднего-фронта тактового импульса. Элементы 8 и 9 запрета предотвращают ощибочное переключение элементов 1О - 13 при возможных изменени х состо ни дифференциального узла 7 срав нени , вызьшаемых включением последующего уровн компенсирующего напр жени , в пределах длительности данного тактового импульса. При условии в данном тактовом интервале (что соответствует по влению стенала О на пр мом выходе диф- ференциалъного узла 7 сравнени и сигнала 1 на выходе первого элемента ИЛИ-НЕ 10 вырабатываетс 1 на выходе первого элемента 12 совпадени . При совпадении k -го импульса 16 от распределител с выходным импулЕз- сом 17 элемента 12 один из элементов совпадени первой группы 4 формирует имггульс 2О установки О соответствующего разр да регистра 3, т. е. осуществ л етс выключение го разр да компен сирующего напр жени . Одновременно в результате совпадени t-го импульса 16 от распределител импульсов с импульсами 19 задержанной тактовой последовательности от элемента ИЛИ 14 один из элементов совпадени второй группы 5 формирует импульс 21 установки 1. дл следующего (1с+1)разр да регистра 3, т. е. производитс включение (k + 1)-го разр да компенсирующего напр жени . Поскольку задержанна так,това импульсна последовательность формируетс элементом ИЛИ 1 из логических сигналов, полученных путем стробировани и запоминани резуль тата сравнени входного сигнала и предыдущего уровн компенсирующего напр жени UK то автоматически обеспечиваетс минимально необходимый и достаточный дл получени высокой поме хоустойчивости А11П интервал времени L Между моментом стробировани выходных сигналов дИфференш1алыюго узла сравнени и моментом начала очередной опера- iwn переключени компенсирующего напр жени . Введение новых узлов и св зей повышает помехоустойчивость АЦП, и, как следствие, позвол ет получить более высокое отнощение стгнал/шум в канале. При этом быстродействие АЦП не только сохран етс , но даже повьплаетс , так как оказалось возможным повысить тактовую частоту работы А1Ш в два раза при обеспечении высокой помехаустойчивости преобразовани . Формула изобретени Аналого-цифровой преобразователь, содержащий формирователь тактовых импульсов , выход которого соединен с входом распределител импульсов, первый выход которого соединен с едтшчным входокт первого и нулевыми входами п -1 триггеров регистра, с второго по п -ый выходы соответственно с первыми входами первой и второй групп элементов совпадени , а выходы элементов совпадени первой группы соединены соответственно с нулевыми входами Tpin repoB регистра, выходы же элементов совпадени второй группы соединены соответственно с единичными входами с второго по п -ый триггеры регистра , выходы регистра соединены с входами декодирующего блока, выход которого соединен с первым входом дифференциального узла сравнени , второй вход которого соединен с входной щиной, о т л и - чающийс -тем, что, с целью повышени помехоустойчивости при сохранении быстродействи преобразовател , введены первый и второй элементы запрета, первый и второй элементы -ИЛИ-НЕ, первый и второй элементы совпадени и элемент ИЛИ, причем пр мой и инверсный выходы дифференциального узла сравнени через элементы запрета и элементы ИЛИ-НЕ подключены соответственно к входам первого и второго элементов совпадени , вторые входы которых соединены с выходом форм1-фовател тактовых импульсов, выход первого элемента совпадени соединен с вторым входом второго элемента ИЛИ-НЕ, с инверсным входом первого элемента запрета, с первым входом элемента ИЛИ и с первыми входами элементов совпадени первой групы, а выход второго элемента совпадени соединен с вторым входом первого элемента ИЛИ-НЕ, с инверсным входом второго элек(онта за-79248548прета и с вторым входом эпемента ИЛИ,1. Авторское свидегелъство СССРвыход которого соединен с втдрыми 240343, кл, Н 03 К 13/17,21.03,69.дами элементов совпадени второй группы.
- 2. Каган Б. М. и др. Системы св зиИсточники информации,s М„ Советское радио , 1978, с. 157,прин тые во внимание при экспертизерис. 4.19.УВМ с объектами, управлени в АСУ ТП.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792990768A SU924854A1 (ru) | 1979-11-28 | 1979-11-28 | Аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792990768A SU924854A1 (ru) | 1979-11-28 | 1979-11-28 | Аналого-цифровой преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU924854A1 true SU924854A1 (ru) | 1982-04-30 |
Family
ID=20921069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792990768A SU924854A1 (ru) | 1979-11-28 | 1979-11-28 | Аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU924854A1 (ru) |
-
1979
- 1979-11-28 SU SU792990768A patent/SU924854A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU924854A1 (ru) | Аналого-цифровой преобразователь | |
US4149258A (en) | Digital filter system having filters synchronized by the same clock signal | |
JPS6281850A (ja) | 受信デ−タの最小ビツト検出方法 | |
GB1031687A (en) | A synchronising signal detector | |
SU1170596A1 (ru) | Устройство дл синхронизации импульсов | |
SU595763A1 (ru) | Устройство дл приема информации | |
SU1221646A1 (ru) | Датчик времени | |
SU1075431A1 (ru) | Устройство фазировани бинарного сигнала | |
SU671034A1 (ru) | Делитель частоты импульсов на семь | |
SU569042A1 (ru) | Приемное устройство телеметрической системы | |
SU661758A1 (ru) | Импульсный преобразователь | |
SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
SU590860A1 (ru) | Устройство синхронизации псевдошумовых сигналов | |
SU928665A1 (ru) | Устройство поэлементного фазировани | |
JPS6265535A (ja) | クロツク非同期デ−タ検出方式 | |
SU731604A2 (ru) | Устройство тактовой синхронизации с пропорциональным регулированием | |
SU869065A1 (ru) | Делитель частоты | |
SU651495A1 (ru) | Устройство кадровой синхронизации | |
SU1312750A2 (ru) | Устройство синхронизации с М-последовательностью | |
SU1167523A1 (ru) | Фазовый дискриминатор | |
SU1185327A1 (ru) | Устройство дл определени экстремумов функций | |
SU882029A1 (ru) | Выделитель комбинации цифровых сигналов | |
SU1192120A1 (ru) | Генератор последовательности импульсов | |
SU1234973A1 (ru) | Устройство дл декодировани кода Манчестера | |
SU1474858A1 (ru) | Устройство дл приема тональных сигналов |