RU1823147C - Детектор фазоманипулированных сигналов - Google Patents

Abstract

Изобретение относитс  к технике св зи и может быть использовано в системах передачи и приема дискретной информации фазоманипулированными сигналами без использовани  опорного колебани  на приемной стороне. Целью изобретени   вл етс  упрощение алгоритма и технической реализации детектора фазоманипулированных сигналов. Дл  этого в детектор фазоманипулированных сигналов, содержащий первый и второй компараторы, счетчик, элемент ИЛИ, инвертор, первый и второй элементы И и RS-триггер, введен делитель на два. Отличительной особенностью устройства  вл етс  то, что детектирование ФМ-сигна- ла производитс  на частоте несущего колебани , и дл  определени  фазовых переходов в принимаемом сигнале не требуетс  опорное колебание. К стабильности частоты несущего колебани  никакие требовани  не предъ вл ютс . 2 ил

Description

Изобретение относитс  к технике св зи и может быть использовано в системах передачи и приема дискретной информации фазоманипулированными сигналами без использовани  опорного колебани  на приемной стороне.

Цель изобретени  - упрощение фазового детектора (демодул тора).

На фиг.1 изображена структурна  электрическа  схема предлагаемого детектора фазоманипулированных сигналов; на фиг.2 - временные диаграммы, по сн ющие его работу, в том числе:

а - фаэоманипулированный сигнал, поступающий на вход Детектора ( и уровни срабатывани  компараторов):

б, в - сигналы на выходе первого и второго компараторов соответственно:

г, д - выходы первого и второго разр дов двухразр дного реверсивного счетчика;

е - сигнал на выходе элемента ИЛИ;

ж - выход делител  на два;

з - выделенна  информационна  последовательность на выходе детектора.

Детектор фазоманипулированных сигналов содержит первый 1 и второй 2 компараторы , счетчик 3, элемент 4 ИЛИ, делитель 5 на два, инвертор 6, первый 7 и второй 8 элементы И и RS-триггер 9.

Детектор фазоманипулированных сигналов работает следующим образом.

Фазоманипулированный сигнал с однократной манипул цией поступает на входы первого 1 и второго 2 компараторов.

Уровни срабатывани  компараторов 1 и 2 устанавливаютс  примерно на половину значени  положительной и отрицательной амплитуды несущего колебани  соответственно Жесткие требовани  к уровн м срабатывани  компараторов не предъ вл ютс .

сл

с

00

Ю

со

Ј VJ

поскольку врем  задержки на срабатывание и величина гистерезиса дл  выбранных типов компараторов за врем  их работы прак- т 1мс;ски не измен ютс , и, значит, длительность тактов детектируемой информационной последовательности будет воспроизводитьс  практически адекватно той, котора  устанавливалась при манипул ции на передающей стороне. При этом каждому периоду несущего колебани  соответствует один бит информационной последовательности.

В соответствии с диаграммой а, изображенной на фиг,2, с выходов компараторов 1 и 2 поступают сигналы, обеспечивающие нормальную работу цифровых элементов детектора.

В исходном состо нии счетчик 3, делитель 5 на два и RS-григгер 9 на своих выходах имеют нулевые значени  (элементы и цепи установки детектора в исходное состо ние условно не показаны).

Как следует из диаграмм б, в, г, и д, представленных на фиг.2, с приходом первого импульса от компаратора 2 на вход вычитани  двухразр дного реверсивного счетчика 3 на его выходах первого и второго разр дов устанавливаютс  высокие уровни (код 11) Затем, с приходом первого импульса от компаратора 2 на вход сложени  счетчика 3, последний переполн етс , и на его выходах устанавливаетс  код 00.

Далее, на вход сложени  счетчика 3 поступает второй импульс, и на его выходе по вл етс  код 01 (младший разр д - справа ) Последующа  работа счетчика 3 легко прослеживаетс  по диаграммам, изображенным на фиг,2. При этом следует отметить , что каждый импульс, сформированный компараторами 1 и 2, проходит также через элемент 4 ИЛИ и поступает на вход делител  5 на диа, а с выхода последнего каждый второй импульс в виде стробов поступает на трехвходовые элементы 7 и 8 И (см. диаграммы е и ж фиг.2) В зависимости от кодов на выходах двухразр дного реверсивного счетчика 3 синхронно импульсам, поступающим от выхода делител  5 на два, пэзникают импульсы на выходах трехвходо- вых элементов 7 или 8 И. Этими импульсами RS триггер 9 устанавливаетс  в нулевое или единичное состо ние, и тем самым осуществл етс  регенераци  (детектирование) кодовой последовательности, поступающей на вход предлагаемого детектора в виде ФМ сигнала.

При этом легко установить, что при по влении кода 11 на выходе двухразр дногб реверсивного счетчика 3 RS-триггер 9 фиксирует нулевой бит, а при коде01 -единичный

бит принимаемой кодовой последовательности (см. диаграмму з на фиг.2),

Основные технико-экономические преимущества предлагаемого детектора фазо- манипулированных сигналов по сравнению

с устройством-прототипом заключаютс  в следующем,

Во-первых, предлагаемый детектор фа- зоманипулированных сигналов отличаетс  не только простотой алгоритма детектировани , но и простотой технической реализации , пос.кольку в нем принципиально исключен опорный генератор импульсов.

Во-вторых, к выбору исходной частоты и стабильности несущего ФМ колебани  не

предъ вл ютс  совершенно никакие требовани  (разумеетс , если не учитывать известные требовани  к стабильности частоты несущего колебани  при использовании частотного уплотнени  в тракте передачи и

ограничени , св занные с верхней рабочей частотой выбранной элементной базы детектора ) - на точность детектировани  это практически не вли ет.

30

Claims (1)

1. Формула изобретени 

   Детектор фазоманипулированных сигналов , содержащий первый и второй компараторы , входы которых соединены и

    вл ютс  входом детектора, элемент ИЛИ, первый и второй элементы И, инвертор, RS- триггер и счетчик, отличающийс  тем, что, с целью упрощени , введен делитель на два, причем выход первого компаратора соединен с входом сложени  счетчика и с первым входом элемента ИЛИ, выход второго компаратора соединен с входом вычитани  счетчика и с вторым входом элемента ИЛИ, выход которого соединен с входом делител 

   на два, выход которого соединен с первыми входами первого и второго элементов И, вторые входы которого соединены с выходом первого разр да счетчика, выход второго разр да которого соединен с третьим

   входом второго элемента И и через инвертор - с третьим входом первого элемента И, выход которого соединен с S-входом RS- триггера, R-вход которого соединен с выходом второго элемента И, выход триггера

    вл етс  выходом детектора.

   Ксчпцрдтсй

   Кон паратое 2

   KS-mfUXM

   Јемтель асЈд

   а

   П-П

   nj-i

   О.

   И

   Л..ЛП.

   run

   rum пппппппп

   -ПППППП П

   ПП-П.

   и

   Л..ЛП.

   run

   / /