RU1817250C

RU1817250C - Демодул тор фазоманипулированных сигналов

Info

Publication number: RU1817250C
Authority: RU
Inventors: Игорь Борисович Давыдов; Виктор Николаевич Игнатенко; Анатолий Владимирович Товарницкий
Priority date: 1991-06-26
Filing date: 1991-06-26
Publication date: 1993-05-23

Abstract

Изобретение относитс к электросв зи. Целью изобретени вл етс повышение помехоустойчивости. Демодул тор содержит блок 1 задержки, фазовый детектор 2, усилители-формирователи 3, 7, умножитель частоты 4, фильтр 5, фазовращатель 6, дифференцирующие блоки 8, 11, триггер 9, элемент И 10, счетчик .12, генератор 13 импульсов. Цель достигаетс за счет обеспечени устранени возможности ошибочного изменени фазы опорного колебани в результате случайных изменений несущей частоты, дл чего введены второй счетчик 17, цифроаналоговые преобразователи 14, 16 и блок 15 сравнени . 1 ил.

Description

00 Ч|

ю

8

#

Изобретение относитс к электросв зи и может использоватьс в системах передачи данных.

Цель изобретени - повышение помехоустойчивости .

На чертеже изображена структурна электрическа схема предложенного демодул тора .

Демодул тор содержит блок 1 задержки , фазовый детектор 2, второй усилитель- формирователь 3, умножитель частоты 4, фильтр 5, фазовращатель б, первый усилитель-формирователь 7, первый дифференцирующий блок 8, триггер 9, элемент И 10, второй дифференцирующий блок 11, первый счетчик 12, генератор 13 импульсов, первый цифроаналоговый преобразователь (ЦАП)14, блок 15 сравнени , второй ЦАП 16, второй счетчик 17.

Демодул тор работает следующим образом .

Пусть на вход демодул тора поступает произвольна последовательность фазома- нипулированных сигналов. На выходе умножител частоты 4 формируетс сигнал с удвоенной частотой. Умножение частоты кратно индексу модул ции, поэтому на выходе умножител частот 4 будет сигнал од- ной фазы. Фильтр 5 обеспечивает прохождение только сигнала удвоенной несущей частоты, что обусловливает увеличение отношени сигнал/шум.

Фазовращатель 6, на вход которого поступает сигнал с выхода фильтра 5, обеспечивает компенсацию сдвига фазы сигнала за врем его обработки в цепи: усилитель- формирователь 3, дифференцирующий блок 11. счетчик 12, ЦАП 14, блок 15 сравнени и элемент И 10.

С выхода фазовращател 6 сигнал поступает на вход усилител -формировател 7, который формирует последовательность положительных импульсов с четко выраженными передними и задними фронтами. Полученна последовательность импульсов поступает на вход дифференцирующего блока 8, который обеспечивает выделение фронтов этих импульсов. Короткие импульсы с выхода дифференцирующего блока 8 поступают на первый вход триггера 9, который осуществл ет деление частоты поступающих импульсов на два и формирует опорное колебание, с его выхода поступающее на вход фазового детектора 2. На другой вход фазового детектора 2 поступает информационный фазоманипулированный сигнал, задержанный в блоке 1 задержки, опок 1 задержки предназначен дл согласовани по времени входного сигнала с выхода триггера 9. т.е. учитывает врем

обработки сигнала, поступающего на второй вход фазового детектора 2, в цепи: умножитель частот 4, фильтр 5, фазовращатель 6, усилитель-формирователь 7, дифференцирующий блок 8 и триггер 9.

Входной сигнал поступает одновременно на вход умножител частоты 4 и на вход усилител -формировател 3, который формирует трапецеидальные импульсы.

Эти импульсы поступают в дифференцирующий блок 11, который обеспечивает выделение переднего и заднего фронтов импульсов. Короткие импульсы с выхода дифференцирующего блока 11 поступают

5 на R-вход счетчика 12. На счетный вход счетчика 12 поступают импульсы с выхода генератора 13 импульсов. Тактова частота генератора 13 много больше тактовой частоты демодул ции.

0 С выходов счетчика 12 М-разр дный двоичный сигнйл, характеризующийс числом импульсов, поступивших с выхода генератора 13 импульсов на счетный вход счетчика 12 за врем между двум коротки5 ми импульсами, поступившими с выхода дифференцирующего блока 11, подаетс на соответствующие входы ЦАП 14. Последний производит операцию преобразовани цифрового двоичного сигнала в аналоговый, кото- 0 рый подаетс на первый вход блока 15 сравнени . Импульсы с выхода генератора 13 поступаюттакже на счетный вход счетчика 17, на R-вход которого подаютс короткие импульсы с выхода дифференцирующего блока

5 8. Счетчик 17 подсчитывает число импульсов, поступивших с выхода генератора 13 за врем , равное одному полупериоду информационного сигнала. С выходов счетчика 17 двоичный сигнал подаетс на соответствую0 щие входы ЦАП 16, где производитс преобразование дискретного двоичного сигнала в аналоговый, который подаетс на второй вход блока 15 сравнени .

Если фаза входного фазоманипулиро5 ванного сигнала не мен етс , то и сигналы на двух входах блока 16 сравнени будут примерно одинаковыми, в том числе и при флюктуаци х частоты входного фазомани- пулированного сигнала. Отличие сигналов

0 может быть незначительным в результате того, ЧТО.+ 1 импульс может выпасть из результата счета в счетчиках 12 и 17, так как в схеме отсутствует синхронизаци сигнала с выхода генератора 13 импульсов и сигналов

5 с выходов первого и второго дифференцирующих блоков 8 и 11. В этом случае напр же- ние на выходе блока 15 сравнени устанавливаетс равным напр жению логического нул , поэтому режим работы триггера не измен етс .

Если произошло изменение фазы входного фазоманипулированного сигнала, то после первого полупериода информационного сигнала на первом входе блока 15 сравнени сигнал будет отсутствовать, так как в этот момент отсутствует сигнал на входе счетчика 12, т.е. двоичный сигнал не будет считан на вход ЦДЛ 14. На второй входе блока 15 сравнени сигнал присутствует, так как короткие импульсы с выхода диффе; ренцирующего блока 8 посто нно подаютс на вход счетчика 17 в начале и в конце каждого полупериода информационного сигнала . Поэтому напр жение на выходе блока 15 сравнени будет равно напр жению логиче- ского нул . В конце второго полупериода информационного сигнала сигнал на первом входе блока 15 сравнени будет значительно больше сигнала на втором входе этого блока. Это. вызвано тем, что число импульсов, подсчитанных в счетчике 12, практически в два раза больше числа импульсов , подсчитанных в счетчике 17, так как врем счетчика импульсов в счетчике 12 в два раза больше времени счета импульсов в счетчике 17. Это приводит к тому, что напр жение на выходе блока 15 сравнени устанавливаетс равным напр жению логической единицы. Этот сигнал поступает на второй вход элемента И 10, который осуще- ствл ет сравнение опорного импульса с выхода триггера 9 и импульса с выхода блока 15 сравнени . В момент совпадени этих импульсов выходной сигнал с элемента И 10 обнул ет триггер 9, что равнозначно изме- нению фазы опорного колебани на 180°. Схема демодул тора выбрана с таким условием , чтобы в момент по влени импульса с выхода блока 15 сравнени на выходе триггера 9 был всегда низкий потенциал, что соответствует опорному колебанию sin ftfet.

Claims

Формула изобретени

Демодул тор фазоманипулированных сигналов, содержащий последовательно соединенные умножитель частоты, фильтр, фазовращатель, первый усилитель-формирователь , первый дифференцирующий блок, триггер и фазовый детектор, выход которого вл етс выходом демодул тора, второй вход фазового детектора соединен с выходом блока задержки, вход которого, входы умножител частоты и второго усилител - формировател вл ютс входом демодул тора, выход второго усилител -формировател , через второй дифференцирующий блок соединен с первым входом первого счетчика, второй вход которого соединен с выходом генератора импульсов, выход триггера соединен с первым входом элемента И, выход которого соединен с вторым входом триггера, отличающийс тем, что, с целью повышени помехоустойчивости, введены второй счетчик, блок сравнени , первый и второй цифрозналоговые преобразователи, причем выходы первого счетчика соединены с входами первого цифроаналогового преобразовател , выход которого соединен с первым входом блока сравнени , выход которого соединен с вторым входом элемента И, выход генератора импульсов соединен с первым входом второго счетчика, второй вход которого соединен с выходом первого дифференцирующего блока, выходы второго счетчика соединены с входами второго цифроаналогового преобразовател , выход которого соединен с вторым входом блока сравнени .