SU1058084A1 - Демодул тор фазоманипулированных сигналов - Google Patents

Description

01 00

о

00

2, Демодул тор ПОП.1, отличающийс  тем, что решающий блок содержит инвертор, генератор импульсов, последовательно соединенные первый дифференцирующий элемент, первый счетчик, первый дешифратор и второй счетчик и последовательно соединенные второй- дифференцирующий элемент, третий счетчик, второй дешифратор , четвертый счетчик и вычитающий узел, второй вход и выход которого соединены соответственно с выходом второго счетчика и с входом инвертора, вход и выход которого  вл ютс  выходами решающего блока, V входами которого  вл ютс  входы первого и второго дифференцирующих элементов, а выход генератора импульсов подключен к вторым входам первого и третьего счетчиков.

3. Демодул тор поп.1, отличающийс  тем, что кюкдый блок совпадени  содержит два инвертора , элемент. ИЛИ и два элемента И, выходы которых псэдключены к входш элемента ИЛИ, выход которого  вл ет с  выходом блока совпгщени , входами которого  вл ютс  входы инверторов, выходы которых подключены к входам первого элемента И, а входы второго элемента И подключены соответственно к входам первого и второго инверторов

Изобретение относитс  к технике электросв зи и может использоватьс  в системах передачи данных с высококАчественными каналг ми св зи. Известно устройство дл  приема фа зоманипулированных сигналов (ФМ сиг- налов, содержащее преобразователь .частоты, фильтр, фазовращатель, фазо вый детектор и пороговый блок l . Недостаток устройства - частичное подавление вли ни  эффекта обратна  работа. Наиболее близким по.технической сущности к предлагаемому  вл етс  де модул тор, фазоманипулированных сигн лов, содержащий фазовый детектор, пе вый вход которого соединен с входом умножител  частоты, и последовательно соединенные дифференцирующий блок и первый триггер 2j . Однако известный демодул тор имее низкую достоверность. Цель изобретени  - повышение достоверности . Дл  достижени  поставленной цели, в демодул тор фазоманипулированных сигналов, содержащий фазовый детекто первый вход которого соединен с входом умножител  частоты, и последова тельно соединенные дифференцирующий блок и первый триггер, введены два усилител -формировател , элемент ИЛИ два элемента И, второй и третий триг геры и два блока совпадени , выходы которых подключены к входам введенно го решак цег о блока, выходы которого соединены с первыми входами первого и второго элементов И, выходы которы подключена к входам элемента ИЛИ, выход которого соединен с вторым вхо дом фазового детектора, первый вход которого соединен с входом первого усилител -Формировател , выход которого подключен к первым входам первого и второго блоков совпадени , вторые входы которых соединены соответственно с выходами второго и третьего триггеров, входы которых соединены соответственно с. вторыми входами первого и второго элементов И и с выходами первогоТриггера, а выход умножител  частоты через второй усилительформирователь подключен к входу дифференцирующего блока. При этом решающий блок содержит инвертор, генератор импульсов, последовательно соединенные первый дифференцирующий элемент, первый счетчик, первый дешифратор и второй счетчик, и последовательно соединенные второй дифференцирующий элемент, третий счетчик, второй дешифратор, четвертый счетчик и вычитающий узел, второй вход и выход которого соединены соответственно с выходом второго счетчика и с входом инвертора, вход и выход которого  вл ютс  выходами решающего блока, входами которого  вл ютс  входы первого и второго диффе15енцирующих элементов, а выход генератора импульсов подключен к вторым входаг первого и третьего счетчиков. Кроме того, каждый блок совпадени  содержит два инвертора, элемент ИЛИ и два элемента И, выходы которых подключены к входам элемента ИЛИ, выход которого  вл етс  выходом блока совпадени , входами которого  вл ютс  входы инверторов, выходы которых подключены к входам первого элемента И, а входы второго элемента И подключены соответственно к-входам первого и второго инверторов. На фиг.1 представлена структурла  электрическа  схема демодул тора; м фиг,2 - решающий блок, (вариант)/ на фиг.З - блок совпадени  (вариант). Демодул тор фазоманипулированных сигналов (фиг.1) содержит умножитель 1 частоты, первый усилитель-формиро ватель 2, дифференцирующий блок 3, первый- триггер 4, фазовый детектор 5, элемент ИЛИ 6, первый и второй эл менты И 7 и 8 соответственно, второй и третий триггеры 9 и 10 соответственно , первый и второй блоки 11 и 12 совпадени  соответственно, решающий блок 13 и второй усилитель-формирователь 14. При этом решающий блок (фиг.2 состоит из первого дифференцирующего элемента 15, генератора 16 импульсов, второго дифференцирую щего элемента 17, первого и второго счетчиков 18 и 19 соответственно, первого и второго дешифраторов 20 и 21 соответственно, третьего счетчика 22, вычитающего узла 23, четвертого счетчика 24 и инвертора 25. Причем каждый блок совпадени  (фиг.З состоит из элемента ИЛИ 26, первого и второго элементов И 27 и 28 соответственно , первого и второго инверторов 29 и 30 соответственно. Демодул тор работает следую1чим образом. Пусть в канал св зи передаетс  произвольна  последовательность нулей и единиц. На вход демодул тора в этом .случае с выхода канала св зи поступает фазомодулированный сигнал На выходе умножител  1 формируетс  сигнал с удвоенной частотой. Второй усилитель-формирователь 14 преобразу ет колоколообразные импульсы, посту пающие с выхода умножител  1 частоты , в трапецеидальные. Дифференцирующий блок 3 выдел ет фронты этих импульсов, которые далее поступают на вход первого триггера 4, на неин вертирук дем и инвертирующем выходах которого получаютс  два противоположных напр жеН11  . Один из этих сиг налов  вл етс  копией нул , т.е. со падает по фазе с нулевой посылкой, второй - копией единицы, причем фазы этих сигналов посто нны,, без манипул ции фазы. Теперь необходимо onp делить, какой из этих сигналов  вл етс  копией нул , а какой - копие единицы. Если это будет осуществлен то сигнал,  вл ющийс  копией единиц можно использовать в качестве опорного . При этом  вление обратна  ра бота не Наблюдаетс . Если разделить частоты сигналов выходов первого триггера 4 на два с помощью второго и третьего тригге ров 9 и 10, переключающихс  при измеиении входного сигнала из положени  О в положение 1, получают соответствующие сигналы на выходах второго и третьего триггеров 9 и 10 соответственно. Полученные сигналы подаютс  на входы первого и второго блоков 11 и 13 совпадени , на другие входы КОТО1Ж1Х поступает сигнал с выхода первого усилител -формировател  2, который преобразует сигнал с входа демодул тора в последовательность пр моугольных импульсов. Соответствующий блок совпадени  вьадает На выход единицу, если сигналы на его вхсШах, совпадают, т.е. присутствуют либо два нул9, либо две единицы. Рассмотрим сигналы, формируемые на выходе блока совпадени , при условии , что в длительность элементарной посылки укладываетс  целое число периодов фазомодулированнрго (ФМ) колебани . Когда отсутствует манипул ци  фазы входного сигнала, на выходе обоих блоков 11 и 12 совпадени  имеютс  импульсы со скважностью, равной двум и длительностью, равной длительности периода ФМ колебани . При наличии манипул ции фазы в моменты манипул ции на выходе одного из блоков совпадени  по вл ютс  импульсы, длительность котоЕ ах меньше длительности импульсов при отсутствии манипул ции фазы в 2 раза. На выходе второго блока 12 совпадени  в это же врем  длительность импульсов увеличиваетс  в 2 раза. Это справедливо только дл  случа , когда на длительности элементарной посьшки укладываетс  целое числопериодов ФМ колебани . В противном случае на выходах обоих блоков совпадени  по вл ютс  сигналы как укороченные, так и удлиненные в два раза по сравнению с обычными (их длительность определ етс  ФМ колебанием ) . При подаче на входы блоков совпадени  преобразованного входного сигнала и сигнала, полученного после делени  на два частоты сигнала,  вл к цегос  копией единицы, на их выходах формируютс  импульсы, максимальна  длительность которых не превышает длительности периода ФМ сигнала . Если сравнить входной сигнал с сигналом , который получен из копии нул  после делени  ее частоты на два, то максимальна  длительность импульсов на выходе обоих блоков совпадени  равна удвоенной длительности пе- риода ФМ колебани . Таким образом, измер   длительности импульсов на .выходах обоих блоков совпадени , можно определить, какой из сигналов  вл етс  копией нул , а какой - копией единицы . Именно эти функции и выполн ет решающий блок 13. Первый и второй дифференцирующие блоки 15 и 17 (фиг.2) выдел ют фронты импульсов, поступаю-. щих на их входы. Эти импульсы устанавливают первый и второй счетчики 18 и 22 в нулевые состо ни . На другие входы этих счетчиков подаютс  импульсы с выхода генератора 16 импульсов . Таким образом, первый и третий 18и 22 счетчики подсчитывают число импульсов,.приход щихс  на длительность измер емого интервала, т.вч осуществл етс  аналого-цифровое преобразование врем ткод. Первый и второй дешифраторы 20 и 21 выполнены таким образом, что на их выходе по вл етс  импульс в том случае, как только код, считываекий с соответствующего счетчика повышает заданную величину, соответствукадую длительности периода ФМ колебани . Таким образом регистрируетс  факт того, что длительность временных интервалов в соответствующем канале превышает длительность периода ФМ колебаний . Второй и четвертый счетчики 19и 24 подсчитывают количество импульсов с выходов первого и второго дешифраггоров 20 и 21, что соответствует количеству удлиненных импульсов по вившихс  на выходе того или иного блока совпадени . Далее на второй вход фазового детектора 5 подают колебание, которое управл ет выдачей с обоих блоков срвпадени  наименьшего количестваим пульсов. Длительность каждого из эти импульсов превышает длительность периода ФМ колебани , что соответствует копии единицы. При этом вычитающий узел 23 сравнивает коды,, поступающие с второго и четвертого счетчиков 19 и 24 и определ ет больший из них. Если большим окажетс  код, поступивший с второго счетчика 19, то это означает, что в этом канале по вилось больше импульсов, длина которых (по времени) превышает длительность , периода несущей. В этом случае вычитающий узел 23 выдает на второй выход решающего блока 13 нуль через инвертор 25, который закрывает первый элемент И 7, и си.гнал с неинвертирующего выхода через элег мент ИЛИ 6 не поступает на вход фазового детектора 5. На первом выхо .де рыдающего блока 13 в этом случае по вл етс  единица, котора  открывает второй элемент И 8, и сигнал с инвертирующего выхода первого триг гера 4 поступает на второй вход фазо вого детектора 5. Таким образом осуществл етс  коммутаци  опорных сигналов . Предположим, что в первоначал ный времени на первом выходе решаюцего блока 13 сформирован уровень логической единицы. Тогда на первом выходе формируетс  О. Это осуществл етс  вследствие того, что в начсше приема на выходе вычитающе го узла 2 может по витьс  любой из сигналов (нуль или единица). Поэтому опорные кол€ бани  в произвольном пор дке скомь утированы. При этом на выходе демодул тора наблюдаетс   вление обратна  работа, так как подключена копи  нул  к второму входу фазового детектора 5.. После первого же скачкс фазы принимаемого сигнала на выходе второго блока совпадени  12 по вл етс  удлиненный итушульс. После его измерени  в четвертом счетчике 24 записываетс  единица. Па выходе второго блока 12 совпадени  в это врем  по вл етс  .укороченный импульс , второй счетчик 19 остаетс  в нулевом состо нии. Вычитающий узел 23, выдававший до этого нуль, выдает единицу и сигналы на выходах решающего блока 13 измен ютс ;на первом выходе будет нуль, а навтором - единица. Вместо сигнала, который приводит к  влению обратной работы, на второй вход фазового детектора 5 подаетс  другой сигнал.Сигнал на выходе демодул тора перестает инвертироватьс . Далее осуществл етс  выдача информации потребителю. Дл  нормального функционировани  демодул тора необходимо, чтобы перед йередачей информации в кангш св зи передавались сигнал типа точки, чередующейс  последовательности нулей и единиц, так как удлинение и укорочение импульсов на выходах первого и второго блоков 11 и 12 совпадени  наблюдаетс  в моменты манипул ции фазы входного колебани , и чем больше этих моментов, тем точнее происходит выбор опорного колебани , это условие удовлетвор етс  путем синхронизации . Входные сигналы в каждом блоке совпадени  подаютс  одновременно (фиг.З) на входы обоих инверторов 29 и 30 и на оба входа второго элемента И 28. Сигналы с вьЬсодов первого и второго инверторов 29 и 30 через первый элемент И 27 подаютс  на первый вход элемента ИЛИ 26, на второй вход которого подаетс  сигнал с выхода второго элемента И 28. Объеди, ненные сигналы с выхода элемента ИЛИ 26 передаютс  на выход соответствующего блока совпадени  и дешее поступают на решакмдий блок 13. Таким образом, при использовании предлагаемого демодул тора повышаетс  достоверность обработки ФМ сигналов за счет повышени  точности преобразовани  ФМ сигналов в резу.льтате их цифровой обработки.

23

« ц11 J

(.J

Claims (3)

1. ДЕМОДУЛЯТОР ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащий фазовый детектор, первый вход которого соединен с входом умножителя частоты, и последовательно соединен- . ные дифференцирующий блок и первый триггер, отличающийся тем, что, с целью повышения достоверности, введены два усилителя-формирователя, элемент ИЛИ, два элемента И, второй и третий триггеры и два блока совпадениявыходы которых подключены к входам введенного решающего блока, выходы которого соединены с первыми входами первого и второго элементов И, выходы которых под- . ключены к входам элемента ИЛИ, выход которого соединен с вторым входом фазового детекора, первый вход которого соединен с входом первого усилителя-формирователя, выход которого подключен к первым входам первого и второго блоков совпадения, вторые входы которых соединены соответственно с выходом второго и третьего триггеров , входы которых соединены соответственно с вторыми входами первого и второго элементов И и с выходами первого триггера, а выход умножителя частоты через второй усилитель-формирователь подключен к входу дифференцирующего блока.

□о

2. Демодулятор по п.1, отличающийся тем, что решающий блок содержит инвертор, генератор импульсов, последовательно соединенные первый дифференцирующий элемент, первый счетчик, первый дешифратор и второй счетчик и последовательно соединенные второй- дифференцирующий элемент, третий счетчик, второй дешифратор, четвертый счетчик и вычитающий узел, второй вход и выход которого соединены соответственно с выходом второго счетчика и с входом инвертора, вход и выход которого являются выходами решающего блока, ',· входами которого являются входы первого и второго дифференцирующих элементов, а выход генератора импульсов подключен к вторым входам первого и третьего счетчиков.

3. Демодулятор по п.1, отличающийся тем, что каждый блок совпадения содержит два инвертора, элемент. ИЛИ и два элемента И, выходы которых подключены к входам элемента ИЛИ, выход которого являет*: ся выходом блока совпадения, входами которого являются входы инверторов, выходы которых подключены к входам первого элемента И, а входы второго элемента И подключены соответственно к входам первого и второго инверторов.