Цель изобретени - повышение помехоустойчивости устройства при преобл адани х входного сигнала. . Цель достигаетс тем, что в устройство введены второй и третий RS-триггеры и элемент И, к первому и второму входам которого подключены выходы первого и второго RS-триггеров, а выход подсоединен к первому входу третьего RS-триггера, ко второму входу которого подключен выход счетчика импульсов, объединенный с первыми входами, первого и второго RS-триггеров, вторые входы которых подключены к соответствующим выходам реверсивного счетчика , ко второму входу,которого подключен выход второго временного селектора, первый вход которого объединен с первым входом третьего временного селектора, входом анализатора среднего значени коэффициен10 та автокоррел ции временных искажений, первым входом первого временного селектора , входом интегратора, подключенными к выходу входного узла, выход анализатора среднего значени коэффициента автоfj коррел ции временных искажений подсоединен к входу формировани сигнала «Окна третьего временного селектора, второй вход которого объединен со вторыми входами второго и первого временных селекторов, подключенных к выходу управл емого делител , выход третьего временного селектора под20 соединен ко входу счетчика импульсов, выход третьего RS-триггера подсоединен ко второму входу элемента ИЛИ. На чертеже представлена структурна электрическа схема предложенного устройства . Устройство фазировани регенераторов цифрового сигнала дл радиоканалов содержит входной узел 1, фазовый дискриминатор 2, опорный генератор 3, управл емые делитель 4, интегратор 5, преобразователь 6 аналог-код, элемент ИЛИ 7, делители 8 и 9, первый временной селектор 10, реверсивный счетчик 11, второй временной селек-тор 12, первый и второй RS-триггеры 13 и 14, элемент И 15, третий RS-триггер 16, счетчик импульсов 17, третий временной селектор 18 и анализатор 19 среднего значени коэффициента автокоррел ции временных искажений. Устройство работает следующим обраИскаженный цифровой сигнал со входа устройства поступает на входной узел 1, где выдел ютс фронты цифрового сигнала, которые с выхода этого узла поступают на вход фазового дискритиратора 2, в котором сравниваютс с фазой опорного напр жени , с выхода «Опережени -отставани фазы фазового дискриминатора 2 импульсы поступают через делители 8 и 9 на входы Добавлени 1сключенй управл емого делител 4, включенного между выходом опорного генератора 3 и выходом всего устройства . Коэффициент делени делителей 8 и 9 измен етс в зависимости от кодового сигнала , поступающего на их управл ющие входы с выхода элемента ИЛИ 7. Если входной сигнал имеет высокую плотность манипул ции или дроблени цифрового сигнала, то на выходе входного узла 1 имеетс большое количество фронтов сигнала, которые интегрируютс интегратором 5, причем при увеличении количества фронтов напр жение на выходе интегратора 5 увеличиваетс , это напр жение с выхода последнего поступает на вход преобразовател 6, где преобразуетс в кодовый сигнал, воздействующий через элемент ИЛИ 7 на управл ющие входы делителей 8 и 9 так, что при увеличении напр жени увеличиваетс и коэффициент делени делителей 8 и 9 и, следовательно, увеличиваетс инерционность устройства фазировани и повышаетс устойчивость устройства к случайным флуктаци м фазы входного сигнала. Кроме того, фронты входного сигнала поступают на входы реверсивного счетчика 11 и на вход счетчика импульсов 17 через первый, второй и третий временные селекторы 10, 12 и 18. Зоны временной селекции («Окна селекторов) формируютс из опорного (выходного) сигнала, поступающего на тактовые входы этих селекторов(10,12) и 18 с выхода управл емого делител 4. При больших «качани х времени распространени анализатор 19 вырабатывает напр жение , пропорциональное коэффициенту автокоррел ции временных искажений входного сигнала, которое, воздейству через вход формировани «Окна третьего временного селектора 18, увеличивает зону селекции. При некоррелированных временных искажени х напр жение на выходе анализатора 19 близко к нулю и «Окно третьего временного селектора 18 минимально. В процессе работы устройства фазировани измен етс фазовое соотношение фронтов входного и опорного сигналов, в результате чего фронты попадают в первую, во вторую или в третью зону селекции. При наличии синфазности фронты входного сигнала флуктуируют относительно неискаженного положени , т.е. перемещаютс из первой зоны во вторую через третью и наоборот . При наличии синфазности в устройстве фазировани первый и второй RS-триггеры 13 и 14 устанавливаютс в единичное состо ние поочередно, а третий RS-триггер 16 посто нно находитс в единичном состо нии, свидетельству о наличии синфазности. Отсутствие синфазности характеризуетс посто нным односторонним изменением положени фронтов входного сигнала относительно опорного сигнала, что приводит к тому, что фронты перемещаютс из первой зоны в третью, из третьей во вторую, из второй в первую и т.д. При этом на выходе элемента И 15 формируютс импульсы, перевод щие RS-триггер 16 в нулевое состо ние . Сигнал RS-триггера 16, воздейству через элемент ИЛИ 7 на делители 8 и 9, уменьшает их коэффициент делени , ускор процесс вхождени в синхронизм. Преобладани входного сигнала не нарушают работы устройства в режиме синфазности , так как в этом случае импульсы на выходе элемента И не формируютс . Таким образом, в предлагаемом устройстве преобладание, входного сигнала не снижает помехоустойчивости устройства фазировани , вследствие чего надежность его работы повышаетс . Формула изобретени Устройство фазировани регенераторов цифрового сигнала дл радиоканалов по авт. св. № 489238, отличающеес тем, что, с целью повышени помехоустойчивости при преобладани х входного сигнала, введены второй и третий временные селекторы , счетчик импульсов, первый, второй и третий RS-триггеры и элемент И, к первому и второму входам которого подключены выходы первого и второго RSтриггеров , а выход подсоединен к первому входу третьего RS-триггера, ко второму входу которого подключен выход счетчика импульсов, объединенный с первыми входами первого и второго R-S-триггеров , вторые входы которых подключены к соответствующим выходам реверсивного счетчика, ко второму входу которого подключен выход второго временного селектора , первый вход которого объединен с первым входом третьего временного селектора, входом анализатора среднего значени коэффициента автокоррел ции временных искажений , первым входом первого временного селектора, входом интегратора, подключенными к выходу входного узла, выхода анализатора среднего значени коэффициента автокоррел ции временных искажений подсоединен к входу формировани сигнала
«Окна третьего временного селектора, второй вход которого объединен со. вторыми входами второго и первого временных селекторов , подключенных к выходу управл емого делител , выход третьего временного селектора подсоединен ко входу счетчика импульсов, выход третьего RS-триггера подсоединен ко второму входу элемента ИЛИ.
Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 489238, кл. Н 04 L 1/04, 1974 (прототип ).