SU1690171A1

SU1690171A1 - Умножитель частоты следовани импульсов

Info

Publication number: SU1690171A1
Application number: SU884436662A
Authority: SU
Inventors: Игорь Николаевич Козлов; Валерий Федорович Одиноков
Original assignee: Рязанский Радиотехнический Институт
Priority date: 1988-06-06
Filing date: 1988-06-06
Publication date: 1991-11-07

Abstract

Изобретение относитс к радиотехнике и св зи и может быть использовано в системах автоматического регулировани . Цель изобретени - расширение частотного диапазона . Умножитель содержит первый и второй умножители 1 и 2 частоты и управл емый коммутатор 3, Умножитель содержит первый и второй умножители 1 и 2 частоты И управл емый коммутатор 3. Каждый из умножителей 1 и 2 частоты содержит делитель частоты, фазовый детектор, управл ющий элемент, управл емый генератор, блок управлени коэффициентом делени и делитель с переменным коэффициентом делени . Управл емый коммутатор 3 содержит два элемента И-НЕ, RS-триггер и коммутатор . Поочередное подключение на выход управл емого коммутатора 3 сигналов с выходов первого и второго умножителей 1 и 2 в зависимости от изменени частоты входного сигнала позвол ет осуществл ть умножение частоты в широком диапазоне частот 5 ил.

Description

(Риг./

Изобретение относитс к радиотехнике и св зи и может быть использовано в системах автоматического регулировани .

Цель изобретени - расширение частотного диапазона.

На фиг. 1 представлена структурна электрическа схема умножител частоты; на фиг, 2 - структурна электрическа схема первого умножител частоты; на фиг. 3 - структурна электрическа схема управл емого коммутатора; на фиг. 4 - зависимости выходной частоты первого (а) и второго (б) умножителей частоты от управл ющего воздействи ; на фиг. 5 - схема блока управлени коэффициентом делени .

Умножитель частоты содержит первый и второй умножители 1 и 2 частоты и управл емый коммутатор 3. Первый и второй умножители 1 и 2 содержат первый и второй делители 4i и 42 частоты, первый и второй фазовые детекторы 5i и 52, первый и второй управл ющие элементы 6i и 62. первый и второй управл емые генераторы 7i и 2, первый и второй блоки 8i и 82 управлени коэффициентом делени и первый и второй делители 9i и 92 с переменным коэффициентом делени .

Управл емый коммутатор содержит первый и второй элементы И-НЕ 10 и 11, RS-триггер 12 и коммутатор 13.

Умножитель частоты работает следующим образом.

В начальный момент времени на пр мом выходе RS-триггера 12 и на дополнительных выходах первого и второго блоков 8i и 82 - О, тогда на выход коммутатора 13 поступает сигнал с выхода первого делител 9i, При увеличении частоты возрастает управл ющее воздействие Uyci. В момент, когда Jyd Uon2 (фиг. 4а), на дополнительном выходе первого блока 8i по вл етс уровень логической 1 и в момент совпадени положительных импульсов на выходах первого и второго делителей 9i и 9г RS-триггер 12 устанавливаетс в единичное состо ние , переключа тем самым на выход коммутатора 13 сигнал с выхода второго делител 92, при этом измен етс коэффициент делени первого делител 9i, При дальнейшем увеличении входной частоты м при достижении напр жением Uyc2 порога U0n4 (Uon4 Uon2. фиг. 4) происходит аналогичный процесс переключений и на выход коммутатора 13 подключаетс сигнал с выхода первого делител 9i (предполагаетс , что переходный процесс к этому моменту в первом умножителе 1 закончен).

Так как первый и второй умножители 1 и 2 отличаютс только значени ми пороговых напр жений в первом и втором блоках

8i и 82, то в установившемс режиме частота следовани импульсов на выходе первого делител 91 равна частоте следовани импульсов на выходе второго делител Переходные процессы в первом и втором умножител х 1 и 2 не вли ют на точность формировани сигнала на выходе коммутатора 13 в широком диапазоне частот.

Claims

0 Формула изобретени

Умножитель частоты следовани импульсов , содержащий первый умножитель частоты, выполненный в виде последовательно соединенных первого делител час5 тоты, первого фазового детектора, первого управл ющего элемента и первого управл емого генератора, отличающийс тем, что, с целью расширени частотного диапазона , введены второй умножитель частоты,

0 выполненный в виде последовательно соединенных второго делител частоты, второго фазового детектора, второго управл ющего элемента и второго управл емого генератора, управл емый коммута5 тор, выполненный в виде последовательно соединенных первого элемента И-НЕ, RS- триггера и коммутатора, второй управл ющий вход которого соединен с инверсным выходом RS-триггера и второго элемента И0 НЕ, выход которого соединен с R-входом RS-триггера, между выходом первого управл емого генератора и входом первого делител частоты введен первый делитель с переменным коэффициентом делени , уп5 равл ющие входы которого соединены с соответствующими управл ющими выходами первого блока управлени коэффициентом делени , между выходом второго управл емого генератора и входом второго делител

0 частоты введен второй делитель с переменным коэффициентом делени , управл ющие входы которого соединены с соответствующими управл ющими выходами второго блока управлени коэффициен5 трм делени , выход первого управл ющего элемента соединен с первым входом первого блока управлени коэффициентом делени , дополнительный выход которого соединен с первым входом первого элемен0 та И-НЕ, выход второго управл ющего элемента соединен с первым входом второго блок, управлени коэффициентом делени , дополнительный выход которого соединен с первым входом второго элемента И-НЕ, вы5 ход первого делител с переменным коэффициентом делени соединен с вторыми входами первого и второго элементов И-НЕ и с вторым сигнальным входом коммутатора , первый сигнальный вход которого соединен с третьими входами первого и второго

элементов И-НЕ и с выходом второго делител с переменным коэффициентом делени , второй вход первого блока управлени коэффициентом делени соединен с пр мым выходом RS-триггера, инверсный выход которого соединен с вторым входом блока второго блока управлени коэффициентом делени , сигнальный вход первого фазового детектора соединен с сигнальным входом второго фазового детектора и вл - етс входом умножител частоты следовани импульсов, выход коммутатора вл етс выходом умножител частоты следовани импульсов.

щ г

Риг.2 А

12

3

/з

о-

Фиг.З

а

(Jam 0 Uonz

/

%j 0 Urn иусг Фиг А

Uonz

UKf

UOtlLf