SU1077057A1 - Цифровой синтезатор частот - Google Patents

Abstract

1. ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ , содержащий последовательно соеп диненные управл емый генератор, делитель частоты с переменным коэффициентом делени  и частотно-фазовый детектор, последовательно соединенный опорный генератор и делитель частоты с фиксированным коэффициентом делени , выход которого подключен к другому входу частотно-фазового детектора, последовательно соединенные первый генератор тока, первый токовый ключ и фильтр нижних частот, выход которого подключен к входу управл емого генератора, и последовательно соединенные второй генератор тока и второй токовый ключ, выход которого также подключен к входу фильтра нижних частот, отличающийс  тем, что, с целью повышени  быстродействи , между первым выходом частотно-фазового детектора и управл кщим входом первого токового ключа введены последовательно соединенные первый блок стробировани , первый D-триггер и первый элемент И, а между вторым выходом частотно-фазового детектора и управл ющим входом второго токового ключа последовательно соединенные второй блок стробировани , второй D-триггер и второй элемент И, а также введены первый и второй одновибраторы, при этом первый одновибратор включен между выходом первого D -триггера и -входом второго D-триггера, а второй одновибратор включен между выходом второго D -триггера и D-входом первого D-триггера, выход делител  частоты с фиксированным коэффициентом делени  соединен с вторым входом второго блока стробировани  и В-входом первогоD-триггера , выход делител  частоты а переменным коэффициентом делени  подклю§ чен к второму входу первого блока стробировани  и к D-входу второго сл D-триггера, первый и второй выходы частотно-фазового дет-ектора соединены соответственно с вторыми входами первого и второго элементов И, а выходы первого и второго блоков стробировани  подключены соответственно к установочным входам делител  частоты с фиксированным коэффициентом делени  и делител  4J частоты с переменным коэффициентом делени . о 2. Синтезатор по п. 1, отлиСП чающий с  тем, что блок 1стробировани  состоит из последовательно соединенных элемента задержки , элемента ИЛИ-НЕ и элемента И, другой вход элемента ИЛИ-НЕ объединен с входом элемента задержки и  вл етс  первым входом блока стробировани , а другой вход и выход элемента И  вл ютс  соответственно вторьюл входом и выходом блока стробировани .

Description

Изобретение относитс  к радиотехнике и может использоватьс  дл  генерации сетки частот в приемопередакщей и контрольно-измерительной аппаратуре.

Известен цифровой синтезатор частот, построенный по однокольцевой схеме импульсно-фазовой автоподстройки частоты и содержащий управл емый генератор, делитель частоты с переменным коэффициентом делени , цифровой частотно-фазовый детектор и фильтр нижних частот, а также опорный генератор, выход которого соединен с другим входом цифрового частотно-фазового детектора С1 .

Однако быстрездействие такого цифрового синтезатора частот недостаточно высокое и определ етс  динамикой кольца фазовой автоподстройки .

Наиболее близким по технической сущности к предлагаемому  вл етс  цифровой синтезатор частот, содержащий последовательно соединенные управл емый генератор, делитель частоты с переменным коэффициентом делени  и частотно-фазовый детектор , последовательно соединенные опорный генератор и делитель частот с фиксированньм коэффициентом делени , выход которого подключен к другому входу частотно-фазового детектора , последовательно соединенные первый генератор тока, первый токовый ключ и фильтр нижних частот выход которого подключен к входу управл емого генератора, и последовательно соединенные второй генератор тока и второй токовый ключ, выход которого также подключен к входу фильтра нижних частот 2.

Однако быстродействие цифрового синтезатора частот при смене выходных частот определ етс  динамикой кольца фазовой автоподстройки и недостаточно велико.

Цель изобретени  - повышение быстродействи ,

Поставленна  цель достигаетс  тем, что в цифровой синтезатор частот, содержащий последовательно соединенные управл емый генератор, делитель частоты с переменным коэффициентом делени  и частотно-фазовый детектор, последовательно соединенные опорный генератор и делитель частоты с фиксированным коэффициентом делени , выход которого подключен к другому входу часто но-фазового детектора, последовательно соединенные первый генерато тока, первый токовый ключ и фильтр нижних частот, выход которого подключен к входу управл емого генератора и последовательно соединенные

генератор тока и второй токовый клю выход которого также подключен к входу фильтра нижних частот, между первым выходом частотно-фазового детектора и управл ющим входом первого токового ключа введены последовательно соединенные первый блок стробировани , первый D-триггер и первый элемент И, а между вторым выходом частотно-фазового детектора и управл вшим входом второго токового ключа введены последовательно соединенные второй блок стробировани , второй Г - триггер и второй элемент И, а также введены первый и:второй одновибраторы , при этом первый одновибратор включен.между выходом первого Dтриггера и D-входом второго -триггера , а второй одновибратор включен между выходом второго . -триггера иС-входом первого D-триггера, выход делител  частоты с фиксированным коэффициентом делени  соединен с вторым входом второго блока стробировани  и R -входом первого Б-триггера , выход делител .частоты с переменнЕЛМ коэффициентом делени  подключен к второму входу первого блока стробировани  и к R-входу второго D-триггера, первый и второй выходы частотно-фазового детектора соединены соответственно с вторыми входами первого и второго элементов И, а выходы первого и второго блоков стробировани  подключены соответственно к установочным входам делител  частоты с фиксированным коэффициентом делени  и делител  частоты с переменным коэффициентом делени .

При этом блок стробировани  состоит из последовательно соединенных элемента задержки, элемента ИЛИНЕ и элемента И, другой вход элемента ИЛИ-НЕ Обьединен с входом элемента задержки и  вл етс  первым входом блока стробировани , а другой вход и выход элемента И  вл ютс  соответственно вторым входом и выходом блока стробировани .

На чертеже изображена структурна  электрическа  схема цифрового синтезатора частот.

Цифровой синтезатор частот содержит управл емый генератор i, делитель 2 частоты с переменным коэффициентом делени  (ДПКД), частотнофазовый детектор (ЧФД) 3, опорньзй генератор 4, делитель 5 частоты с фиксированным коэффициентом делени  (ДФКД), первый блок стробировани  б второй блок стробировани  7, первыйВ-триггер 8, второй Р-триггер 9 первый одновибратор 10, второй одновибратор 11, первый элемент И 12, второй элемент И 13, первый токовый ключ 14, второй токовый ключ 1 первый reHeipaTop 16 тока, второй г первый генератор 16 тока, второй генератор 17 тока, фильтр нижних частот (ФНЧ) 18, элемент задержки элемент ИЛИ-НЕ 20 и элемент И 21. Цифровой синтезатор частот рабо тает следукадим образом. В режиме синхронизма на выходах ЧФД 3 формируютс  короткие импульI сы, практически совпадающие друг с другом во времени. Эти импульсы проход т соответственно через первый элемент И 12 на первый токовый ключ 14, а через второй элемент И на второй токовый ключ 15. Токовые ключи 14 и 15 открьшаютс  на корот кое врем  и осуществл ют почти одновременный зар д-разр д емкости ФНЧ 18 так, что управл ющее напр жение на выходе ФНЧ 18 почти не мен етс . Одновременно импульсы с выходов ЧФД 3 поступают на первые входы первого и второго бло ков стробировани  6 и 7. В первом блоке стробировани  6 элемент заде ки 19 осуществл ет задержку импуль са на величину uf , большую длите ности импульсов с ДПКД 2. Поскольку импульсы на входах элемента ИЛИ НЕ 20 не совпадают во времени, то на его выходе сохран етс  уровень О, который поступает на один из входов элемента И 21 и запрещает прохождение импульсов с ДПКД 2 на С-вход первогоD -триггера 8. При этом на R-вход этого триггера пост пают импульсы ДФКД 5, которые уста навливают D -триггер 8 в состо ние l. Этот потенциал не преп тствует прохождению импульсов с ЧФД 3 через первый элемент И 12 на управ л ющий вход первого токового ключа 14. При переключении с одной частот на другую импульсы с выходов ДПКД и ДПКД 5 не совпадают друг с другом во времени. В результате на од ном из выходов ЧФД 3 формируютс  импульсы с длительностью, равной разности фаз этих сигналов, а на другом выходе - обычные короткие импульсы. Импульсы с длительностью равной разности фаз, поступают на входы элемента ИЛИ-НЕ 20 первого блока стробировани  6. Если разность фаз больша  и превыаает величину задержки 4 г на элементе задержки 19, то на выходе элемента ИЛИ-НЕ 20 формируетс  импульс, равный по длительности t, dot-4l который разрешает прохождение через элемент И 21 короткого импульс с ДПКД 2. Этот импульс поступает на С-вход первогоD-триггера 8 и на вход сброса ДФКД 5, устанавлива  его в начальное состо ние счета. Т.е. в ДПКД 2 и ДФКД 5 одновременно начинаетс  счет импульсов соответственно от управл емого генератора 1 и опорного генератора 4. Импульс , поступивший на С-вход первого D -триггера 8, опрокидывает его, поскольку запрещакадие потенциалы на Р-входе с выхода второго одновибратора 11 действуют обычно несколько периодов регулировани , т.е. врем  блокировки от одновибраторов короткое и устанавливаетс  заранее . В результате срабатывани  первого Т -триггера 8 на его выходе фог 1ируетс  отрицательный импульс, который проходит через первый элемент И 12 на управл ющей вход первого токового ключа 14 и складываетс  по времени с импульсом на выходе ЧФД 3 так, что управл ющее воздействие на первый токовый ключ 14 продолжаетс  весь период регулировани . Первый токовый ключ 14 включаетс  непрерывно до тех пор, пока рассогласование по частоте и фазе не уменьшитс  до величины меньшей или равной At. После этого первыйD-триггер 8 отключаетс  и в системе автоподстройки происходит обычное регулирование . Если после прохождени  состо ни  равновеси  произошло небольшое перерегулирование, то второй D -триггер 9 не сможет включитьс , так как он на некоторое врем  заблокирован по С-входу запрещающим потенциалом с выхода первого одновибратора 10. Включение первого одновибратора 10 происходит отрицательным импульсом с выхода первого Б-триггера 8 при его срабатывании от короткого импульса по С-входу. Аналогично происходит работа цифрового синтезатора частот, если период импульсов с ДПКД 2 меньше периода импульсов с ДФКД 5. Только в этом случае происходит сброс ДПКД 2 с помощью И1ипульсов с ДФКД 5, прошедших через второй блок - стробировани  7. I Выигрыш по быстродействию предлагаемого цифрювого синтезатора частот составл ет 2-4 раза и определ етс  параметрами Koj. фазовой автоподстройки, значени ми начального и конечного коэффициентов делени  ДПКД 2, периодом следовани  импульсов с выхода ДФКД 5, посто нной времени ФНЧ. 18.

Claims (2)

1. ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ, содержащий последовательно соей диненные управляемый генератор, делитель частоты с переменным коэффициентом деления и частотно-фазовый детектор, последовательно соединенный опорный генератор и делитель частоты с фиксированным коэффициентом деления, выход которого подключен к другому входу частотно-фазового детектора, последовательно соединенные первый генератор тока, первый токовый ключ и фильтр нижних частот, выход которого подключен к входу управляемого генератора, и последовательно соединенные второй генератор тока и второй токовый ключ, выход которого также подключен к входу фильтра нижних частот, отличающий ся тем, что, с целью повышения быстродействия, между первым выходом частотно-фазового детектора и управлявшим входом первого токового ключа введены последовательно соединенные первый блок стробирования, первый В-триггер и первый элемент И, а между вторым выходом частотно-фазового детектора и управляющим входом второго токового ключа последователь но соединенные второй блок стробирования, второй В-триггер и второй элемент И, а также введены первый и второй одновибраторы, при этом первый одновибратор включен между выходом первого D -триггера и -входом второго D-триггера, а второй одновибратор включен между выходом второго D -триггера и D-входом первого 0-триггера, выход делителя частоты с фиксированным коэффициентом деления соединен с вторым входом второго блока стробирования иD-входом первогоD-триггера, выход делителя частоты а переменным коэффициентом деления подклю- д чен к второму входу первого блока S стробирования и к D-входу второго D-триггера, первый и второй выходы частотно-фазового детектора соединены соответственно с вторыми входами первого и второго элементов И, а выходы первого и второго блоков стробирования подключены соответственно к установочным входам делителя частоты с фиксированным коэффициентом деления и делителя частоты с переменным коэффициентом деления.

2. Синтезатор поп. 1, отличающий ся тем, что блок ίстробирования состоит из последовательно соединенных элемента эадерж· ки, элемента ИЛИ-НЕ и элемента И, другой вход элемента ИЛИ-НЕ объединен с входом элемента задержки и является первым входом блока стробирования , а другой вход и выход элемента И являются соответственно вторым входом и выходом блока стробирования.