SU542327A1

SU542327A1 - Устройство дл индикации синхронизма

Info

Publication number: SU542327A1
Application number: SU2156102A
Authority: SU
Inventors: Вячеслав Соломонович Островский; Валентина Дмитриевна Козловская
Original assignee: Предприятие П/Я В-2203
Priority date: 1975-07-11
Filing date: 1975-07-11
Publication date: 1977-01-05

Description

1

Изобретение относитс к радиотехнике, может использоватьс дл индикации синхронизма в устройствах фазовой автоподстройки частоты (ФАПЧ).

Известно устройство дл индикации синхронизма , вьтолненное на элементах потенциальной логики, контролирующих работу схемы ФАПЧ как в режиме синхронизации, так и при срыве синхронизации l . В состав этого устройства вход т мультивибраторы, присутствие которых не позвол ет реализовать устройство исключительно на элементах потенциальной логики.

Наиболее близко к предлагаемому устройства дл индикации синхронизма, содержащее два элемента И, выходы которых через элемент ИЛИ соединены с индикатором, а также инвертор, подключенный к одному из входов устройства 27 .

Однако в данном устройстве, вьшолненном на элементах потенциальной логики, невозможна индикаци срыва синхронизации при отсутствии одного из входных сигналов импульсно-фазового детектора, также вход щего в состав этого устройства, вьфаженного наличием потенциала, отличного от нул .

Цель изобретени - повышение точности индикации.

Дл этого в устройстве дл индикации синхронизма, содержащем два элемента И, вьгходы которых через элемент ИЛИ соединены с индикатором, а также инвертор, поключенный к одному из входов устройства, входы его подключены через элемент исключающее ИЛИ к узлу разделени импульсов на четную и нечетную группы, один из выходов которого соединен со входами первого и третьего дополнительных элементов И, а другой - со входами второго и четвертого дополнительных элементов И, причем выход инвертора соединен со входами первого и второго, а его вход - со входами третьего и четвертого дополнительных элементов И; выходы первого и второго дополнительных элементов И соединены со входами первого дополнительно введенного триггера, а выходы третьего и четвертого дополнительных элементов И соединены со входами второго дополнительно введенного триггера; при это

одна пара одноименных выходов триггеров соединена со входами одного основного элемента И, а друга - со входами другого основного элемента И,

На чертеже приведена структурна электрическа схема устройства.

Выходы элементов И 1, 2 через элемент ИЛИ 3 соединены с индикатором 4. Инвертор 5 подключен ко входу 6 устройства. Входы 6, 7 устройства через элемент исключающее ИЛИ 8 подключены к узлу 9 разделени импульсов на четную и нечетную группы , один из выходов которого соединен со входами элементов И 10, 11, а другой - со входами элементов И 12 и 13, причем выход инвертора 5 соединен со входами элементов И 10 и 12, а его вход - со входами элементов И 11 и 13. Выходы элементов И 10, 12, соединены со входами триггера 14, а выходы элементов И 11, 13 CD входами триггера 15. При этом одни одноименнью выходы триггеров 14, 15 соединены со входами элемента И 1, а другие со входами элемента И 2.

Устройство работает следующим образом.

На вход 6 устройства поступает опорный сигнал, на вход 7 - синхронизируемый. Элемент исключающее ИЛИ 8 формирует импульсы , временное положение которых св зано с временным положением сигналов, поступающих на входь 6, 7, Узел 9 задерживает импульсную последовательность с элемента исключающее ИЛИ 8 и делит ее

на четную и нечетную группы.

В режиме синхронизации импульсы четной и нечетной групп синфазны с напр жением опорного сигнала, поступающего на вход 6, что позвол ет установить триггеры 14, 15 в противофазное состо ние. При этом на выходе элемента ИЛИ 3 формируетс посто нный потенциал. В случае срыва синхронизации условие синфазности нарушаетс , и триггеры 14, 15, переключаютс независимо один от другого, что приводит к по влешио на выходе элемента ИЛИ 3 импульсного сигнала .

При отсутствии сигнала на входе б одна из двух пар элементов И 10, 12 или 11, 13 закрыта, а друга открыта. В результат один из триггеров 14, 15 находитс в одном из устойчивых состо ний, а другой переключаетс с частотой сигнала, поступающего на вход 7, что также приводит к по влению на выходе элемента ИЛИ 3 импульсного сигнала. При отсутствии сигнала на входе 7 в результате задержки импульсов в узле 9 на выходе элементов И 10 - 13 формируютс импульсы, вызывающие переключение триггеров 14, 15с частотой сигнала, поступпающего на вход 6. При этом один из триггеров 14, 15 срабатывает с задержкой относительно другого, не превыщающей половины периода входного сигнала, что также приводит к по влению на выходе элемента ИЛИ 3 импульсного сигнала.

Claims

1.Патент США № 3163823, кл. 325-421 . 1964.

2.Авторское свидетельство СССР № 365012, Н 03 В 1/00, 1970.