SU799103A1 - Фазовый дискриминатор - Google Patents
Фазовый дискриминатор Download PDFInfo
- Publication number
- SU799103A1 SU799103A1 SU762381725A SU2381725A SU799103A1 SU 799103 A1 SU799103 A1 SU 799103A1 SU 762381725 A SU762381725 A SU 762381725A SU 2381725 A SU2381725 A SU 2381725A SU 799103 A1 SU799103 A1 SU 799103A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- elements
- signal
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(54) ФАЗОВЫЙ ДИСКРИМИНАТОР
Изобретение относитс к автомати ке и радиоэлектронике, в частности к области передачи данных, и предназначено дл работы в системах син ронизации с дискретным управлением частотой управл емого генератора. Известны фазовые дискриминаторы с пр моугольной характеристикой; выполненные на бистабиЛьных и логических элементах 1 . Однако такие элементы не обладают достаточным быстродействием. Наиболее близким к предлагаемому по технической сущности вл етс фа зовый дискриминатор, состо щий из эд1ементов И, элементов ИЛИ, линий задержек и триггера. При этом на двух элементах И производитс сравнение входных сигналов, а с помощью управл ющего триггера на двух других элементах И производитс выделе ние сигналов рассогласовани опере жение и отставание f2j . Недостаток данного устройства низка помехоустойчивость вследстви налйад -линий задержек. Цель изобретени - увеличение по мехоустойчивости . Цель достигаетс тем, что в фазо вый дискриминатор, содержащий четыр элемента И, один вход первого из них через инвертор соединен с управл емым входом дискриминатора, управл ющий вход которого соединен со вторым входом этого элемента И, вторым инвертором и одним из входов -второго элемента И, а его выход соединен со счетным входом триггера, дополнительно введены элемент И и триггер, при этом управл емый вход дискриминатора соединен со вторым входом второго элемента И, управл ющий вход соединен с одним из входов дополнительного элемента И, второй вход которого соединен с выходом второго инвертора, а выход соединен с установочными входами обоих триггеров, выход первого элемента И соединен со счетным входом дополнительного триггера, пр мой выход которого соединен с одним из входов третьего элемента И, выход второго элемента И соединен со входами третьего и четвертого элементов И, третий вход третьего элемента И соединен с инверсным выходом триггера , второй вход четвертого элемента И соединен с пр мым выходом триггера . На чертеже приведена функциональна блок-схема фазового дискриминатора.
Устройство содержит подключенные к управл ющему входу устройства элементы 1 и 2 И, подключенные к управл ющему входу устройства инверторы
3и 4, триггеры 5 и 6, первые входы которых подключены к выходам соответственно элементов 1 или 2 И, а вторые входы соединены с выходом элемента 7 И, один из входов которого подключен к выходу инвертора 3, а другой вход - к управл емому входу устройства, причем выход инвертора
4соединен со вторым входом элемента 2 И. Выходы триггеров 5 и б подключены соответственно ко входам элементов 8 и 9 И, причем второй вход элемента 9 И подключен ко второму выходу триггера 5, а третий вход элемента 9 И и второй вход элемента
8И соединены с выходом элемента 1 И.
Устройство работает следующим образом .
На выходе элемента 1 И в результате сравнени входных сигналов формируютс сигналы соответственно дл случаев: частота управл емого сигнала меньше частоты управл ющего (Опережение ; частота управл емого сигнал больше частоты управл ющего
Отставание ; частоты равны, но противофазны частоты равны и синфазны .
Эти сигнсшы поступают на счетный вход триггера 5, установка в О которого также как и триггера б производитс результатом совпадени управл емого сигнала и инвертированного управл к дего чтобы запретить формирование сигналов Опережение и Отставание в моменты времени между посылками управл ющего сигнала.
Результат совпадени управл ющего сигнала и инверсного управл емого поступает на счетный вход триггера 6, на пр мом выходе которого формируетс сигнал. Сигнал с выхода элемента 1 И и пр мой сигнал с выхода триггера 5 поступают на элемент 8 И на выходе которого в случае опережени формируетс сигнал рассогласовани , во всех остальных случа х он отсутствует. Сигнал с инверсного триггера 5, пр мой сигнал с выхода триггера б и сигнал с выхода элеменф 1 И поступают на входы элемента
9И, на выходе которого в случае отставани и противофазности формируютс сигналы рассогласовани , в
остальных случа х эти сигналы отсутствуют .
Таким образом, при опережении формируютс сигналы на выходе элемента 8 И, при отставании и противофазности - на выходе элемента 9 И, при фазности сигналы отсутствуют на обоих элементах 8 и 9 И.
Введение новых элементов - элемента И и триггера позволило уменьшить общее число элементов и исключить аналоговые элементы - линии задержки , что упрощает схему и повышает помехоустойчивость устройства.
Claims (2)
1.Авторское свидетельство СССР 484631, кл. Н 03 К 5/20, 1974.
2.Авторское свидетельство СССР № 497708, кл. Н 03 Д 13/00, 1974 (прототип).
УпраИл юмий бходд
Иправл емый бход
JSnepexenue
Отстаивание
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762381725A SU799103A1 (ru) | 1976-07-06 | 1976-07-06 | Фазовый дискриминатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762381725A SU799103A1 (ru) | 1976-07-06 | 1976-07-06 | Фазовый дискриминатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU799103A1 true SU799103A1 (ru) | 1981-01-23 |
Family
ID=20669018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762381725A SU799103A1 (ru) | 1976-07-06 | 1976-07-06 | Фазовый дискриминатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU799103A1 (ru) |
-
1976
- 1976-07-06 SU SU762381725A patent/SU799103A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2201695A1 (en) | Phase detector for high speed clock recovery from random binary signals | |
GB1236494A (en) | Improvements in or relating to phase difference detectors | |
US3515997A (en) | Circuit serving for detecting the synchronism between two frequencies | |
US5230013A (en) | PLL-based precision phase shifting at CMOS levels | |
GB1325219A (en) | Variable frequency oscillator systems | |
GB1083860A (en) | Phase reference recovery apparatus | |
JPH0292021A (ja) | ディジタルpll回路 | |
US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
GB1129464A (en) | Digital frequency and phase detector | |
US3634772A (en) | Digital band-pass detector | |
SU799103A1 (ru) | Фазовый дискриминатор | |
US3688202A (en) | Signal comparator system | |
US3482171A (en) | Bidirectional electronic phase shifter | |
GB1461459A (en) | Phase and frequency comparator | |
GB1229376A (ru) | ||
SU497708A1 (ru) | Фазовый дискиминатор | |
US3697884A (en) | Synchronizing a phase-locked-loop from phase encoded signals | |
SU661813A1 (ru) | Перестраивающий делитель частоты | |
SU374750A1 (ru) | ||
JPH01296734A (ja) | クロック、データ信号の位相同期回路 | |
SU542327A1 (ru) | Устройство дл индикации синхронизма | |
SU1707759A1 (ru) | Делитель частоты | |
SU773946A1 (ru) | Устройство синхронизации | |
SU936376A1 (ru) | Частотно-фазовый дискриминатор | |
SU783998A2 (ru) | Счетчик импульсов с переменным коэффициентом счета |