SU936376A1 - Частотно-фазовый дискриминатор - Google Patents
Частотно-фазовый дискриминатор Download PDFInfo
- Publication number
- SU936376A1 SU936376A1 SU803006441A SU3006441A SU936376A1 SU 936376 A1 SU936376 A1 SU 936376A1 SU 803006441 A SU803006441 A SU 803006441A SU 3006441 A SU3006441 A SU 3006441A SU 936376 A1 SU936376 A1 SU 936376A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- discriminator
- phase
- inputs
- input
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(54) ЧАСТОТНО-ФАЗОВЫЙ ДИСКРИМИНАТОР
1
Изобретение относитс к радиотехнике и автоматике и может быть использовано в устройствах автоподстройки частоты и Фазы.
Известен частотно-фазовый дискриминатор , содержащий логические схемы и триггеры l .,
Однако этот дискриминатор не обеспечивает достаточный уровень выходного сигнала в случае малой частотной расстройки.
Наиболее близким к данному изобретению по технической сущности вл етс частотно-фазовый дискриминатор, содержащий п ть схем И-НЕ, фазовый и jj два блокирующих триггера, в котором входы фазового триггера подключены к входам дискриминатора и к входам двух схем И-НЕ, к вторым входам кото рых подключены соответственно основ- 20 ной и инверсный выходы фазового триггера , а к выходам - входы установки нул блокировочных триггеров и по одному входу третьей схемы И-НЕ. Инверсные выходы блокировочных триггеров соединены с их входами установки единицы через ту же схему И-НЕ, а основные выходы соответственно - с первыми входами четвертой и п той схем И-НЕ, при этом второй вход п той схемы И-НЕ соединен с выходом четвертой схемы И-НЕ, второй вход которой подключен к инверсному выходу фазового триггера 2.
Этот дискриминатор характеризуетс недостаточной точностью, обусловленной вли нием длительности импульсов входных серий, а также отсутствием входов управлени работой.
Цель изобретени - повышение точности дискриминатора и обеспечение возможности управлени дискриминатором .
Поставленна цель достигаетс тем, что в 4acTofно-фазовом дискриминаторе, содержащем фазовый и два блокировочных триггера, триггеры выполнены ввиде Л К-триггеров, причем J и входы фазового и первого блокировочного триггера и соответственно К - и J - входы второго блокировочного триггера подключены к входам дискоиминатора , инверсный и основной выход фазового-триггера - к выходам дискри минатора и соответственно к входам установки единицы первого и второго блокировочных триггеров, основные вы ходы которых подключены соответствен но ко входам установки нул и единицы фазового триггера, а входы установки нул - к управл ющим входам дискриминатора, Аа чертеже приведена принципиальнал электрическа схема дискриминатора Дискриминатор содержит триггеры 1-3, первый и второй блокировочные и фазовый триггеры соответственно. Н входы и 5 подаютс сравниваемые сигналы, выходные сигналы снимаютс с выходов 6 и 7- На управл ющие вхоДы о и 9 можно подать сигналы управлени дискриминатором. Принцип работы дискриминатора заключаетс в следующем. Дискриминатор имеет два режима ра боты: режим сравнени частот и режим сравнени фаз. Переход от режима сравнени частот к режиму сравнени фаз происходит автоматически при сближении входных частот. Фазовый ре жим имеет место тогда, когда на входах установки единицы и нул триггера 3 действуют разрешающие уровни дискриминатор работает как триггерный фазовый дискриминатор. В случае повышени частоты сигнала, действующего на входе 4, основной выход триг гера 1 поддерживает триггер 3 в состо нии нул ( на основном выходе). Аналогично, в случае превышени частоты сигнала, действующего на входе Si. триггер 3 фиксируетс в состо нии единицы триггером 2. Это режим сравнени частот. Например, в случае превышени частоты сигнала входа k над частотой сигнала входа 5 об зательно возникает состо ние, при котором между двум активными фронтами импульсов входа 5 присутствуют два активные фронты импульсов входа . Первый фронт импульсов входа k записывает нуль в триггер 3. Единица с его инверсного выхода разрешает действоаать триггеру 1, и второй фронт импульсов.со входа k записывает нул в триггер 1, что переключает триггер 3 в состо ние нул , а это, в свою очередь, фиксирует триггер 2 в состо нии единицы. После этого к входным сигналам чувствителен только триггер 1, но изменение его состо ни не вли ет на состо ние триггера 3, так как выходные сигналы триггера 1 только подтверждают состо ние нул триггера 3. Запаздывание сигналов в триггере 1 способствует принци пу работы дискриминатора. При работе дискриминатора в системе автоподстройки частоты расстройка между частотами сигналов входов k и 5 уменьшаетс под действием обратной св зи. После смены знака частотной расстройки, т.е. когда частота сигнала входа 5 становитс чуть выше частоты сигнала входа , между двум активными фронтами сигнала входа 4 по вл ютс два активные фронты си|- нала входа 5. Первый фронт записывает единицу в триггер 1, что разрешает действовать триггеру 3- Второй (фронт записывает единицу в триггер 3Далее активный фронт сигналов входа записывает в триггер 3 нуль.После этого активный фронт от входа 5 оп ть может записывать в триггер 3 единицу, и это уже функционирование дискриминатора в фазовом режиме. Как правило, JK .- триггеры имеют группы -Х и К. -входов и могут быть образованы группы входов дискриминатора дл когерентных групп сравниваемых сигналов. Сигналы на управл ющие входы 8 и 9 могут быть поданы, например , с целью торможени работы дискриминатора или фиксировани его состо ни в одном из двух состо ний режима частотного сравнивани . При подаче на управл ющий вход 8 уровн , переключающего триггер 1 в состо ние нул , триггер 3 фиксируетс в состо нии нул триггером 1, а триггер 2 в состо нии единицы триггером 3- В случае использовани управл ющего входа Э соответствующие триггеры фиксируютс в противоположных состо ни х. выполнение триггеров дискриминатора в виде JK -триггеров, а также то, что входы (сигнальные, основные входы) дискриминатора подключены только к J- и К-входам триггеров, т.е. входам нечувствительным к длительности импульсов , делает его работу независимой от длительности импульсов, что повышает точность дискриминатора. Управл ющие входы дискриминатора обеспечивают дополнительные функциональные возможности при его использовании.
Claims (2)
1. Авторское свидетельство СССР № 566603, кл. Н 0315 13/00, 1977.
2. Авторское свидетельство СССР N 566301, кл. Н 03D 13/00, 1977.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803006441A SU936376A1 (ru) | 1980-11-17 | 1980-11-17 | Частотно-фазовый дискриминатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803006441A SU936376A1 (ru) | 1980-11-17 | 1980-11-17 | Частотно-фазовый дискриминатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU936376A1 true SU936376A1 (ru) | 1982-06-15 |
Family
ID=20926879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803006441A SU936376A1 (ru) | 1980-11-17 | 1980-11-17 | Частотно-фазовый дискриминатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU936376A1 (ru) |
-
1980
- 1980-11-17 SU SU803006441A patent/SU936376A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0085615B1 (en) | Phase-locked loop circuit | |
GB1176206A (en) | Phase Comparison Circuit | |
JPS6010458B2 (ja) | フエ−ズ・ロツクド・ル−プ回路 | |
JP2876426B2 (ja) | 位相検波器 | |
KR960006541A (ko) | 고속동작 제어 시스템 | |
US6160456A (en) | Phase-locked loop having adjustable delay elements | |
SU936376A1 (ru) | Частотно-фазовый дискриминатор | |
GB1129464A (en) | Digital frequency and phase detector | |
US4467285A (en) | Pulse monitor circuit | |
GB1501127A (en) | False alarm inhibitor | |
GB1533577A (en) | Synchronising means | |
GB1475532A (en) | Phase discrimination circuits | |
GB1307372A (en) | Phase controlled oscillators | |
SU1001438A1 (ru) | Частотно-фазовый дискриминатор | |
SU1550602A1 (ru) | Генератор импульсов | |
JP2611542B2 (ja) | 可変分周回路 | |
EP0415047B1 (en) | Precision timing circuit | |
JP3019422B2 (ja) | 位相比較器 | |
SU799103A1 (ru) | Фазовый дискриминатор | |
SU1589373A1 (ru) | Частотно-фазовый дискриминатор | |
SU1612352A1 (ru) | Автоматический регул тор коэффициента мощности | |
SU1287251A1 (ru) | Частотно-фазовый детектор | |
SU1621143A1 (ru) | Триггер IK-типа | |
RU2072567C1 (ru) | Резервированная ячейка памяти | |
SU1146800A2 (ru) | Цифровой синтезатор частот |