RU2072567C1 - Резервированная ячейка памяти - Google Patents

Abstract

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах помехоустойчивого хранения информации. Целью изобретения является повышение стойкости к воздействию электромагнитного импульса за счет того, что в ячейке памяти невозможно самопроизвольное переключение триггеров из одного состояния в другое при действии ионизирующего излучения. При одновременном появлении на входах установки и сброса единичных сигналов, вызванных действием электромагнитного импульса, переключение триггера не произойдет, так как на вторых входах пятого 22 и шестого 23 элементов И будет сигнал низкого уровня с выхода элемента И-НЕ 24, что задержит дальнейшее прохождение сигнала. 1 з.п.ф-лы, 1 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах помехоустойчивости хранения информации.

Цель изобретения повышение стойкости ячейки к воздействию электромагнитного импульса.

Поставленная цель достигается тем, что в резервированную ячейку памяти, содержащую три канала, каждый из которых состоит из мажоритарного элемента, триггера, первого, второго элементов ИЛИ, первого, второго, третьего, четвертого элементов И, первого, второго, третьего, четвертого, пятого элементов НЕ, элемента И-НЕ, первый вход которого через первый элемент НЕ соединен со входом сброса, второй вход с выходом канала ячейки памяти, выходом мажоритарного элемента, входом третьего элемента НЕ и входом первого элемента И, другой вход которого соединен со входом четвертого элемента НЕ и через первый элемент задержки соединен с выходом элемента И-НЕ и входом первого элемента ИЛИ, выход которого соединен со входом сброса триггера, а другой вход с выходом второго элемента И, первый вход которого соединен с выходом первого элемента И, а второй через второй элемент НЕ со входом установки триггера, выходом второго элемента ИЛИ, первый вход которого соединен со входом установки ячейки памяти данного канала, второй вход с выходом четвертого элемента И, третий вход через третий элемент задержки с выходом четвертого элемента И, первый вход которого соединен с выходом третьего элемента И, входы которого соединены с выходами третьего и четвертого элементов НЕ соответственно, а другой вход через последовательно соединенный пятый элемент НЕ и второй элемент задержки соединен с выходом первого элемента ИЛИ и входом сброса триггера, выход которого соединен с первым входом мажоритарного элемента, первый вход мажоритарного элемента первого канала соединен со вторым и третьим входами мажоритарных элементов второго и третьего канала соответственно, второй вход мажоритарного элемента первого канала соединен с первым и вторым входами мажоритарных элементов второго и третьего каналов соответственно, третий вход мажоритарного элемента первого канала соединен с третьим и первым входами мажоритарных элементов второго и третьего канала соответственно, введены пятый и шестой элементы И, второй элемент И-НЕ, выход которого соединен со вторым входом пятого элемента И и первым входом шестого элемента И, выход которого соединен со входами первых элементов НЕ каждого канала, второй вход шестого элемента И подключен к входу сброса ячейки и второму входу второго элемента И-НЕ, первый вход которого соединен с входом установки ячейки и с первым входом пятого элемента И, выход которого соединен с первыми входами вторых элементов ИЛИ каждого канала.

Существенное отличие предлагаемой резервированной ячейки памяти заключается в том, что при одновременно появлении на входах установки и сброса единичных сигналов переключения триггера не произойдет, так как на вторых входах ключей установки и сброса будет сигнал низкого уровня, который задержит дальнейшее прохождение сигналов.

Новизна технического решения предлагаемой ячейки памяти состоит в том, что переключение триггера из одного состояния в другое невозможно при одновременном присутствии на входах сброса и установки ячейки сигналов высокого уровня, что способствует появлению на выходе второго логического элемента И-НЕ сигнала низкого уровня, который подается на вторые входы ключей установки и сброса, тем самым закрывая путь к дальнейшему прохождению сигналов.

На чертеже представлена электрическая схема резервированной ячейки памяти.

Резервированная ячейка памяти состоит из трех разрядов, каждый из которых содержит RS-триггер 1, мажоритарный элемент 2, входы 3 и 4 каждого канала, соответственно первый пятый элементы НЕ 5, 6, 7, 8, 9, первый четвертый элементы И 10, 11, 12, 13, первый элемент И-НЕ 14, первый третий элементы задержки 15, 16, 17, первый второй элементы ИЛИ 18, 19, выходы 20, выход каждого канала обозначен на схеме 21, из пятого шестого элементов И 22, 23, второго элемента И-НЕ 24 и входов 25, 26.

В каждом из трех разрядов элементы 4, 5, 14, 15, 10, 11, 18, 1, 2, 21, 20 соединены последовательно, элемент 2 соединен с элементами 14, 10, 7, элементы 15, 8, 12, 13, 17, 19, 1 соединены последовательно, элемент 3 соединен с элементом 19, элементы 18, 16, 9, 13, 19 соединены последовательно, элемент 7 соединен с элементом 12, элемент 14 соединен с элементом 18, элементы 19, 6, 11 соединены последовательно, а кроме того, в ячейке элементы 3, 22, 25 соединены последовательно, элементы 4, 23, 26 соединены последовательно, элемент 24 соединен с элементами 25, 22 и 26, 23.

Резервированная ячейка памяти работает следующим образом. В режиме хранения на входы 25 и 26 подаются низкие уровни, соответствующие отсутствию управляющих сигналов. При этом RS-триггеры находятся в нулевом или единичном состоянии. В нулевом состоянии на выходах RS-триггеров 1 и выходах 20 удерживается низкий потенциал, а в единичном высокий. Установка резервированной ячейки памяти в нулевое состояние производится подачей импульса положительной полярности на вход 26 установки в нулевое состояние ячейки. Этот импульс, поступая хотя бы в двух каналах через шестой элемент И 23, первый элемент НЕ 5, элемент И-НЕ 14 и элемент ИЛИ 18 на R-вход RS-триггеров 1, переключает их в нулевое состояние. При этом по большинству входов мажоритарные элементы 2 оказываются в нулевом состоянии. В результате низкий уровень с выходов мажоритарных элементов 2 поступает на выходы 20 и входы элементов И-НЕ 14, которые принудительно формируют на R-входах RS-триггеров 1 всех каналов высокие уровни, сохраняющиеся и после снятия импульса со входа 26. Принудительные высокие уровни на R-входах RS-триггеров 1 всех каналов исключают переключение триггеров в единичное состояние помехами, возникающими в результате ионизирующего излучения.

Установка резервированной ячейки памяти в единичное состояние производится подачей импульса положительной полярности на вход 25. Этот импульс поступает на S-входы RS-триггеров и переводит их в единичное состояние независимо от присутствия высокого уровня на их R-входах, так как S-вход имеет приоритет. При этом по большинству входов мажоритарные элементы 2 оказываются в единичном состоянии. В результате высокий уровень с выходов мажоритарных элементов 2 поступает на выходы 20 и входы первых элементов И-НЕ 14, снимая принудительный высокий уровень с R-входов RS-триггеров 1.

В случае, если RS-триггеры 1 находились в нулевом состоянии и под действием ионизирующего излучения произошло переключение RS-триггеров всех каналов в единичное состояние, в начальный момент на выходе первого элемента И 10 сформируется импульс высокого уровня, так как на выходе линии задержки еще некоторое время τ₁ будет сигнал высокого уровня, потому что на выходе элемента И-НЕ 14 до этого поддерживался принудительный высокий уровень, и на другой вход первого элемента И 10 будет подаваться сигнал высокого уровня с выхода мажоритарного элемента 2. Сигнал высокого уровня с первого элемента И 10 подается на вход второго элемента И 11, на другой вход которого подается сигнал высокого уровня со второго элемента НЕ 6, таким образом на выходе второго элемента И 11 сформируется сигнал высокого уровня, который через элемент ИЛИ 18 подается на R-вход RS-триггера и переводит его в нулевое состояние, после чего на выходе элемента И-НЕ 14 будет сформирован принудительный сигнал высокого уровня. При этом время задержки выбирается меньше длительности входного импульса. В режиме хранения, когда RS-триггер находится в единичном состоянии, на выходе второго элемента И 11 сигнал будет иметь низкий уровень, так как на выходе первого элемента И 10 будет сигнал низкого уровня.

При установке резервированного RS-триггера в единичное состояние, при действии импульса положительной полярности на входе 25 низкий уровень сигнала на выходе второго элемента И 11 обусловлен низким уровнем сигнала на выходе второго элемента НЕ 6.

В случае, если RS-триггеры 1 находились в единичном состоянии и под действием ионизирующего излучения произошло переключение в нулевое состояние, то в начальный момент, определяемый τ₁ и τ₂ время задержки элементов задержки 15, 16, на входах элементов НЕ 7, 8, 9 будет низкий уровень сигнала, что позволяет получить на их выходах, а следовательно, и на входах третьего и четвертого элементов И 12, 13 сигналы высокого уровня, который через второй элемент ИЛИ 19 будет подан на S-вход триггера, что переведет его в единичное состояние. По истечении временной паузы τ₁ на выходе элемента задержки 15 появится импульс высокого уровня с учетом того, что на втором входе первого элемента И 10 будет тоже импульс высокого уровня, на вход второго элемента И 11 будет подан сигнал высокого уровня. В это же время на выходе третьего элемента задержки 17 будет импульс высокого уровня, который через второй элемент ИЛИ 19 будет подан на приоритетный S-вход триггера, а через второй элемент НЕ 6 на вход второго элемента И 11, что обеспечит отсутствие сигнала высокого уровня на R-входе и переключение в нулевое состояние.

Если же на входы 25, 26 в результате действия электромагнитного импульса поступят сигналы высокого уровня, то переключение RS-триггеров 1 из одного положения в другое не произойдет, так как на входе второго элемента И-НЕ 24 будут находиться эти же два сигнала высокого уровня, а на выходе этой схемы будет присутствовать сигнал низкого уровня, который подается на вторые входы пятого и шестого элементов И 22 и 23 соответственно и тем самым предотвратятся прохождение сигналов через пятый и шестой элементы И 22 и 23, а следовательно, и переключение RS-триггеров 1 во всех каналах.

Для обеспечения работоспособности ячейки памяти времена задержки элементов задержки 15, 16, 17 должны удовлетворять условиям τ₁=τ₃, τ₂+t_ср<τ₁, τ₃+t_ср<t_имп. Таким образом, основной положительный эффект от предлагаемого изобретения состоит в том, что при действии электромагнитного импульса невозможно самопроизвольное переключение ячейки из одного состояния в другое, так как при присутствии сигналов, вызванных электромагнитным импульсом, на входах ячейки памяти исключается возможность дальнейшего прохождения сигналов и переключения триггеров.

Claims (2)

1. Резервированная ячейка памяти, содержащая три канала, каждый из которых состоит из мажоритарного элемента, триггера, первого, второго элементов ИЛИ, первого, второго, третьего, четвертого элементов И, первого, второго, третьего, четвертого, пятого элементов НЕ, элемента И НЕ, первый вход которого через первый элемент НЕ соединен с входом сброса ячейки, второй вход с выходом канала ячейки памяти, выходом мажоритарного элемента, входом третьего элемента НЕ и входом первого элемента И, другой вход которого соединен с входом четвертого элемента НЕ и через первый элемент задержки с выходом элемента И НЕ и входом первого элемента ИЛИ, выход которого соединен с входом сброса триггера, а другой вход с выходом второго элемента И, первый вход которого соединен с выходом первого элемента И, а второй через второй элемент НЕ с входом установки триггера, выходом второго элемента ИЛИ, первый вход которого соединен с входом установки ячейки памяти данного канала, второй вход с выходом четвертого элемента И, третий вход через третий элемент задержки с выходом четвертого элемента И, первый вход которого соединен с выходом третьего элемента И, входы которого соединены с выходами третьего и четвертого элементов НЕ соответственно, а другой вход через последовательно соединенные пятый элемент НЕ и второй элемент задержки соединен с выходом первого элемента ИЛИ и входом сброса триггера, выход которого соединен с первым входом мажоритарного элемента, первый вход мажоритарного элемента первого канала соединен с вторым и третьим входами мажоритарных элементов второго и третьего каналов соответственно, второй вход мажоритарного элемента первого канала с первым и вторым входами мажоритарных элементов второго и третьего каналов соответственно, третий вход мажоритарного элемента первого канала с третьим и первым входами мажоритарных элементов второго и третьего каналов соответственно, отличающаяся тем, что ячейка содержит пятый и шестой элементы И, второй элемент И НЕ, выход которого соединен с входом пятого элемента И и входом шестого элемента И, выход которого соединен с входами первых элементов НЕ в каждом канале, а другой вход с входом сброса ячейки и входом второго элемента И НЕ, другой вход которого соединен с входом установки ячейки и с вторым входом пятого элемента И, выход которого соединен с первыми входами вторых элементов ИЛИ в каждом канале.

2. Ячейка памяти по п. 1, отличающаяся тем, что, с целью повышения стойкости ячейки к электромагнитному импульсу, она содержит пятый и шестой элементы И, второй элемент И НЕ, выход которого соединен с вторым входом пятого элемента И и с первым входом шестого элемента И, выход которого соединен с входами первых элементов НЕ каждого канала, второй вход шестого элемента И подключен к входу сброса ячейки и второму входу второго элемента И НЕ, первый вход которого соединен с входом установки ячейки и с первым входом пятого элемента И, выход которого соединен с первыми входами вторых элементов ИЛИ каждого канала.