SU1443141A1 - Генератор псевдослучайных последовательностей - Google Patents
Генератор псевдослучайных последовательностей Download PDFInfo
- Publication number
- SU1443141A1 SU1443141A1 SU874235491A SU4235491A SU1443141A1 SU 1443141 A1 SU1443141 A1 SU 1443141A1 SU 874235491 A SU874235491 A SU 874235491A SU 4235491 A SU4235491 A SU 4235491A SU 1443141 A1 SU1443141 A1 SU 1443141A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- outputs
- control unit
- inputs
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к импульсной технике. Цель изобретени - расширение функциональных возможностей за счет увеличени числа формируемых кодовых последовательностей. Программа формировани выходной псевдослучайной последовательности кодов размещаетс в буферном запоминающем блоке 6 (в запоминающем устройстве
Description
4 4
СО
13 произвольной выборки) , Работа устройства обеспечиваетс выдачей необходимых управл ющих воздействий с блока 8 управлени . Собственно псевдослучайные последовательности формируютс реверсивным регистром 2 сдвига с сумматорами 3 и 4 по модулю два в цепи его обратной св зи. При этом запись исходных кодов, формирование участков псевдослучайной последовательности , выдача необходимых кодов в заданные контролируемые объекты группы 22, вьщача опорных сигналов в блок 8 управлени осуществл ютс по
программе, размещенной в буферном за- помин ающем блоке 6, запоминающее устройство 13 произвольной выборки которого адресуетс счетчиком 14 адреса . Работа устройства синхронизируетс генератором 1 тактовых импульсов. Устройство также содержит счетчик 5 импульсов, блок 7 элементов И, элементы И 9 и 10, элемент задержки 11, шину 12 установки, элемент ИЛИ 15. Приведены примеры реализации буферного запоминающего блока 6, блока 8 управлени , пример программы работы устройства , 3 ил.
1
Изобретение относитс к импульсной технике и может быть использовано в вычислительной и контрольно-диагностической технике. .
Цель изобретени - расширение функциональных возможностей генератора псевдослучайных последовательностей за счет увеличени числа формируемых кодовых последовательностей,
На фиг.1 представлена структурна схема генератора псевдослучайных последовательностей; на фиг.2 - схема блока управлени ; на фиг.З - программа работы генератора,
Генератор псевдослучайных последовательностей содержит генератор 1 тактовых импульсов, реверсивный регистр 2 сдвига, первый 3, второй 4 сумматоры по модулю два, счетчик 5 импульсов, буферный запоминающий блок 6, блок 7 элементов И, блок В управлени , первый 9 и второй 10 элементы И, элемент 11 задержки, шину 12 установки, соединенную с входами установки реверсивного регистра 2 сдвига, буферного запоминающего блока 6 и блока 8 управлени , первый вход которого соединен с выходом ге- нератора 1 тактовых импульсов и с первым входом первого элемента И 9, выход которого соединен со счетным входом счетчика 5 импульсов и с входом синхронизации реверсивного регистра 2 сдвига, первый и второй ин- формационные входы которого соедине-
5
s р. 5
0
2 .
ны с выходами соответственно первого 3 и второго 4 сумматоров по модулю два, входы последних соединены с выходами соответствуюш;их разр дов реверсивного регистра 2 сдвига, первый вход управлени которого соединен с вторым выходом буферного запоминающего блока бис четвертым входом блока 8 управлени , первый выход которого соединен с входом буферного запоминающего блока 6, с вторым входом первого элемента И 9 и с вторым входом второго элемента И 10, выход которого соединен с вторыми .входами элементов И блока 7 элементов И, первые
входы элементов И которого соединены 1 « с соответствующими выходами второй
группы выходов буферного запоминающего блока 6, втора группа выходов которого соединена с группой информационных входов реверсивного регистра 2 сдвига и с группой информацион- ньй входов счетчика 5 ш пульсов,вход синхронизации и выход которого соединены соответственно с вторым выходом и вторым входом блока 8 управлени , третий вход которого соединен с первым выходом буферного запоминающего блока б третий выход последнего соединен с вторым входом управлени реверсивного регистра 2 сдвига. Выход генератора 1 тактовых импульсов соединен с входом элемента 11 з а- держки, выход которого соединен с первым входом второго элемента И 10.
-14
Вуферный запоминающий блок 6 содержит запоминатп ее устройство 13 пронз- вольной выборки (ЗУПВ), адресные входы которого соединены с выходами счетчика 14 адреса, счетный вход которого соединен с выходом элемента ИЛИ 15, первый вход которого вл етс входом буферного запоминающего блока 6, вход установки которого сое- динен с входом установки счетчика 14 адреса. Второй вход элемента ИЛИ 15 соединен с входом управлени ЗУПВ 3, соответствующие выходы которого вл ютс первым, вторым и третьим выхода- ми и первой, и второй группами выходов буферного запоминающего блока 6.
Блок 8 управлени содержит (фиг.2) первый 16 и второй 17 элементы И. D- триггер 18, выход которого соединен с первьм входом первого 1К-триггера 19, первый выход которого соединен с первым входом второго 1К-триггера 20, элемент ИЛИ 21, первый вход которого вл етс четвертым входом блока 8 уп- равлени и соединен с вторым входом второго 1К-триггера 20, первый выход которого вл етс первым выходом блока 8 управлени , первый вход последнего соединен с входом синхронизации второго 1К-триггера 20 и с входом синхронизации первого 1К-триггера 19, второй выход которого соединен с первым входом первого элемента И 16, выход последнего соединен с входом установки D-триггера 18, вход синхронизации которого соединен с вторым выходом второго 1К-триггера 20, вход установки которого соединен с выходом второго элемента И 17, первый вход которого соединен с выходом элемента ИЛИ 21, второй вход которого вл етс вторым входом блока 8 управлени , вход установки которого соединен с вторыми входами первого 16 и второго 17 элементов И и с входом установки первого 1К-триггера 19, первый выход которого вл етс вторым выходом блока 8 управлени , третий вход которого соединен с информацион- ньм входом D-триггера 18.
Изображена также группа контролируемых объектов 22 (фиг.1), входы синхронизации которых соединены с со- ответствующими выходами блока 7 элементов И. Информационные входы (дл подачи тестовых воздействий) группы контролируемых объектов 22 соединены
с выходами соответствующих разр дов реверсивного регистра 2 сдвига.
Генератор работает следующим образом .
Перед началом работы составл етс программа формировани выходной псевдослучайной последовательности кодов в В1ще последовательности инструкций Кажда инструкци программы содержит n+1+З разр да. Три разр да инструкции , , , , содержат код операции, вьтолн емой генератором . Разр д содержит признак конца программы ( в последней инструкции программы), а в остальных инструкци х k(, Разр д определ ет направление формировани участка псевдослучайной последовательности: в пр мом направлении npnk.. О и в обратном направлении при in-C-fi Разр д .K вл етс идентификатором содержимого разр дов инструкции.
Если k,,, 0, то при выполнении, инструкции генератор осуществл ет операцию, определенную разр дами
п4-Е4-2. участке последовательности длиной в Д кодов. При этом разр ды ,...,kj содержат двоичный код длины U участка псевдослучайной последовательности. При , 1 разр ды kg., ,...,kg содержат исходный код участка псевдослучайной последовательности, который при выполнении инструкции заноситс в реверсивный регистр 2 сдвига. В разр дах k,...,kf, где 1 - количество потребителей информации, хран тс признаки выдачи выходной последовательности кодов генератора каждому из 1 потребителей.
Если , где ,...,, то при выполнении инструкции на выходе i-ro элемента И блока 7 элементов И (управл ющем i-M выходе устройства) формируетс сигнал сопровождени каждого информационного слова формируемой последовательности на выходах реверсивного регистра 2 сдвига (на выходах генератора). Если kj О, то на выходе i-ro элемента И блока 7 элементов И поддерживаетс уровень логического о, т.е. формируема генератором последовательность кодов маскируетс дл 1-го потребител (объекта контрол ).
51
Составленна программа загружаетс в буферный запоминающий блок 6 (в ЗУПВ 13), где она хранитс и может быть многократно использована. Перед загрузкой программы сигналом по шине
12установки обнул етс счетчик 14 адреса буферного запоминающего блока 6. На шины данных ЗУПВ 13 подаетс перва инструкци програмг и уров- нем логического О сигнала сопровождени данных по шине управлени WE ЗУПВ 13 она записываетс в его нулевую чейку. Задним фронтом сопровождающего сигнала, проход щего че- рез элемент ИЛИ 15, производитс модификаци содержимого счетчика 14 адреса, т.е. к его содержимому добавл етс единица. Аналогично в ЗУПВ
13записьтаютс остальные инструк- НИИ программы. По окончании записи . инструкций в ЗУПВ 13 на его шине уп- раЕлени WE поддерживаетс уровень логической 1, задающий дл ЗУПВ 13 режим считывани . После загрузки прО граммы сигналом по шине 12 установки снова обнул етс счетчик 14 адреса, устанавливаетс в исходное состо ние реверсивный регистр 2 сдвига и обнул ютс триггеры 18-20 блока 8 уп равлени .
Начало формировани псевдослучайной последовательности кодов задаетс сигналом, поступающим на S-вход D- триггера 18 в блоке 8 управлени ,
Перва инструкци приведенной программы (фиг.З) дл обеспечивает запись в реверсивный регистр 2 сдвига исходного кода А первого учас ка псевдослучайной последовательности . При выполнении второй инструкции генератор формирует первый участок псевдослучайной последовательности длиной в д1 кодов в пр мом направ- лении, начина от кода А дл второго и четвертого потребителей (группы контролируемых объектов 22). Треть инструкци обеспечивает запись в реверсивный регистр 2 сдвига исходного кода В второго участка псевдослучайной последовательности. При выполнении четвертой инструкции генератор формирует второй участок пйевдослу- айной последовательности кодов в об ратном направлении, начина от кода В, дл первого и третьего потребителей группы 22 объектов контрол . После подачи сигнала на S-вход D-тригге416
ра 18 (блока 8 управлени ) он устанавливаетс в единичное состо ние.
По отрицательному фронту тактово- .го. импульса в 1К-триггер 19 записываетс единица и обнул етс D-триг- гер 18. Положительный импульс с первого (пр мого) выхода 1К-триггера 19 переписывает содержимое разр дов 1+1, ,.,,1-1-п конструкции из нулевой чейки ЗУПВ 13 в вычитающий счетчик 5 импульсов . При этом разр ды инструкции с первого по 1-й п+1 + 1, , n-f-l-t-3 разр ды присутствуют на выходах ЗУПВ 13, так как оно находитс в режиме считьшани Единичный сигнал, присутствующий на n-s-l+l выходе ЗУПВ 13, поступает на первый вход управлени режимом реверсивного регистра 2 сдвига и переводит его в режим записи кода с группы его информационных входов
и J , , , ,
Очередной тактовый импульс (в блоке 8 управлени ) сбрасывает в нуль 11 триггер 19 и устанавливает в единичное состо ние 1К-триггер 20, сигнал с первого (пр мого) выхода, которого разрешает прохождение тактового импульса от генератора 1 тактовых импульсов через первый элемент И 9 на вход синхронизации реверсивного регистра 2 сдвига. Этот тактовый импульс производит запись--В регистр 2 кода А с выходов 1+1,,,,,1+п ЗУПЗ 13 и своим отрицательным фронтом сбра- сьгоает в нуль 1К триггер 20, поскольку на его второй (k-вход) поступает единичный сигнал с выхода n+l+J разр да ЗУПВ 13, Тактовый сигнал генератора 1 тактовых 1-1мпульсов, под воздействием которого производитс запись информации в реверсивньш регистр 2 сдвига, задержанный на элементе П за,чержки и. прошедший через второй :элвмент И 10, поступает на вторые входы элементов И блока 7 элементов И, Однако на выходы генератора тактовый сигнал не проходит, так как на выходах с первого по 1-й ЗУПВ 13 в данный момейт присутствуют нуле- вые уровни сигналов
Положительный импульс с пр мого выхода 1К-триггера 20 поступает на вход элемента ИШ J5 (буферного за- поминшощего блока 6), По заднему фронту этого импульса счетчик I4 адреса буферного запоминающего блока б переходит в следующее состо ние. При
7
этом на выходах ЗУПВ 13 вые- тавл етс втора инструкци программы . Задний фронт импульса с инверсного выхода 1К-триггера 20 устанавливает в единичное состо ние D-триг- гер 18, так как на его D-вход поступает единичный сигнал с выхода n+1+З разр да ЗУПВ 13. Далее происходит выполнение второй инструкции программы. 10 чик 1Д адреса буферного запоминающего По отрицательному фронту тактового блока 6 в следующее состо ние. На вы- импульса устанавливаемс в единичное ходах ЗУПВ 13 выставл етс треть ин- . состо ние 1К-триггер I9 и обнул етс струкци программы. Задний фронт им- D-триггер 18 блока 8 управлени . По- . пульса с инверсного выхода 1К-триг- ложительный импульс с выхода 1К-триг- 15 гера 20 устанавливает D-триггер 18 в
единичное состо ние и начинаетс выполнение третьей инструкции программы . Треть и четверта инструкци программы выполн ютс аналогично первым
гера 19 переписывает разр ды 1 + 1
1+п второй инструкции в вычитающий счетчик 5 импульсов. Сигналы с выходов n+l+l, п+1+2 разр дов ЗУПВ 13, поступа на входы управлени режимом 20 двум. Последн (четверта ) ииструкреверсивного регистра 2 сдвига, перевод т его в режим сдвига кода в пр мом направлении.
Отрицательный ф.ронт следующего тактового импульса сбрасывает в нуль 1К-триггер 19 и устанавливает в единичное состо ние 1К-триггер 20. Сигнал с первого (пр мого) выхода этого триггера разрешает прохождение тактовых импульсов с выхода генератора 1 тактовых импульсов через первый элемент И 9 на вход синхронизации реверсивного регистра 2 сдвига и счетный вход вычитающего счетчика 5 импульсов . Каждый тактовый импульс с выхода элемента И 9 осуществл ет формирование кода псевдослучайной последовательности первого участка на выходах генератора и уменьшает на еди- .
25
ци программы содержит признак конца программы ( 0), который после завершени выполнени этой инструкции запрещает установку в единичное состо ние D-триггера 18 блока 8 управлени . При выполнении четвертой инструкции программы данные выдаютс дл первого и третьего пользователей. На этом процесс формировани выход30 ной последовательности кодов по приведенной программе заканчиваетс .
Таким образом, при использовании генератора в качестве источника тестовых воздействий обеспечиваетс воз35 можность формировани в процессе контрол тестовых воздействий дл нескольких групп входов контролируемых устройств при обеспечении четкой синхронизации тестовых воздействий дл
ницу содержимое вычитающего счетчика 40 различных групп входов между собой. 5 импульсов, в который был занесен
Claims (1)
- код Д1 длины первого участка псев- : Формула изобретени дослучайной последовательности. Дри этом каждое формируемое состо ние на вькодах реверсивного регистра 2 сдвига генератора сопровождаетс сигналом на выходах блока 7 элементов И дл второго и четвертого пользователей , которые формируютс на выходах соответствующих элементов И блока 7 элементов И стробирующим сигналом с выхода второго элемента И 10.изоГенератор псевдослучайных после- g довательностей, содержащий генератор тактовых импульсов, выход которого соединен с первьи входом блока управлени и с первым входом первого элемента И, выход которого соединен со gQ-счетным входом счетчика импульсов и с входом синхронизации реверсивного регистра сдвига, первый информационней вход которого соединен с выходом первого сумматора по модулю два, входы 55 которого соединены с выходами соответствующих разр дов реверсивного регистра сдвига, второй информационный вход которого соединен с выходом второго сумматора по модулю два, в ходыПосле того, как содержимое вычитающего счетчика 5 импульсов стано- витс равным нулю, на его выходе формируетс отрицательный импульс, ко- торьй, поступа через элемент РШИ 21 и элемент И 17 на вход установкии18(R-вход) 1К-триггера 20 блока 8 уп- равлейи , сбрасьшает его в нуль. Прохождение тактовьк импульсов через элементы И 9 и 10 прекращаетс и формирование первого участка псевдослу- последовательности заканчиваетс . Задний фронт импульса с пр мого выхода 1К-триггера 20 переводит счет5ци программы содержит признак конца программы ( 0), который после завершени выполнени этой инструкции запрещает установку в единичное состо ние D-триггера 18 блока 8 управлени . При выполнении четвертой инструкции программы данные выдаютс дл первого и третьего пользователей. На этом процесс формировани выход0 ной последовательности кодов по приведенной программе заканчиваетс .Таким образом, при использовании генератора в качестве источника тестовых воздействий обеспечиваетс воз5 можность формировани в процессе контрол тестовых воздействий дл нескольких групп входов контролируемых устройств при обеспечении четкой синхронизации тестовых воздействий длФормула изобретениизоГенератор псевдослучайных после- g довательностей, содержащий генератор тактовых импульсов, выход которого соединен с первьи входом блока управлени и с первым входом первого элемента И, выход которого соединен со gQ-счетным входом счетчика импульсов и с входом синхронизации реверсивного регистра сдвига, первый информационней вход которого соединен с выходом первого сумматора по модулю два, входы 55 которого соединены с выходами соответствующих разр дов реверсивного регистра сдвига, второй информационный вход которого соединен с выходом второго сумматора по модулю два, в ходыкоторого соединены с выходами соот- ветствутощих разр дов реверсивного регистра сдвига, вход установки которого соединен с шиной установки, с входом установки буферного запоминающего блока.и с входом установки блока управлени , первый выход которого соединен с вторым входом первого элемента И и с входом буферного запоминающего блока, перва группа выходов которого соединена с группой информационных входов реверсивного сдвига и с группой информационных входов счетчика импульсов, выход которого соединен с вторым входом блока управлени , второй выход которого соединен с входом синхронизации счетчика импульсо, блок элементов И, о т- ли чающий с тем, что, с целью расщирени функциональных возможностей генератора псевдослучайных последовательностей за счет увеличе4431411 Ое ни числа формируемых кодовых последовательностей , в него введены последовательно соединенные элемент задержки и второй элемент И, второй вход которого соединен с первым выходом блока управлени , третий вход которого соединен с первым выходом буферного запоминающего блока, второйQ выход которого соединен с четвертым входом блока управлени и с первым входом управлени реверсивного регистра сдвига, второй вход управлени которого соединен с третьим выходом5 буферного запоминающего блока, вьгхо- ды второй группы выходов которого соединены с пербыми входами соответствующих элементов И блока элементов И, вторые входы элементов И крторо20 го соединены с выходом второго элемента И, выход генератора тактовьгх импульсов соединен с входом элемента задержки.Pii./ dpecuHcmpi/fctfuuC 0dep}Kf//we раврлдо ем(вЗУЛВ дп -С Зn e f... 4 4 4 4Оi о1АО О О Оf оо4/1 О i О/ ii60000о iод /О i О 1Фи9. 3
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874235491A SU1443141A1 (ru) | 1987-04-27 | 1987-04-27 | Генератор псевдослучайных последовательностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874235491A SU1443141A1 (ru) | 1987-04-27 | 1987-04-27 | Генератор псевдослучайных последовательностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1443141A1 true SU1443141A1 (ru) | 1988-12-07 |
Family
ID=21300514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874235491A SU1443141A1 (ru) | 1987-04-27 | 1987-04-27 | Генератор псевдослучайных последовательностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1443141A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2557764C2 (ru) * | 2013-04-09 | 2015-07-27 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) | Генератор псевдослучайных последовательностей |
-
1987
- 1987-04-27 SU SU874235491A patent/SU1443141A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 993444, кл. Н 03 К 3/84, 1981. Авторское свидетельство СССР №1095367, кл. Н 03 К 3/84, 1984. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2557764C2 (ru) * | 2013-04-09 | 2015-07-27 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) | Генератор псевдослучайных последовательностей |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES467392A1 (es) | Un generador de senales de direccion y de ruptura para gene-rar direcciones. | |
JPH053032B2 (ru) | ||
SU1443141A1 (ru) | Генератор псевдослучайных последовательностей | |
JPS6279379A (ja) | タイミング信号発生装置 | |
US6895070B2 (en) | Counter circuit | |
FI98665C (fi) | Signaalin ohjelmalaite | |
SU475616A1 (ru) | Распределитель сигналов | |
SU1589288A1 (ru) | Устройство дл выполнени логических операций | |
RU2040809C1 (ru) | Устройство для управления регенерацией в полупроводниковой динамической памяти | |
SU1649531A1 (ru) | Устройство поиска числа | |
SU1629969A1 (ru) | Устройство дл формировани импульсов | |
SU1288714A1 (ru) | Устройство дл приведени матрицы к треугольной идемпотентной форме | |
SU1660147A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1501100A1 (ru) | Функциональный генератор | |
SU1049867A1 (ru) | Устройство дл формировани последовательностей управл ющих сигналов | |
RU2108659C1 (ru) | Цифровая регулируемая линия задержки | |
SU1575297A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1182532A1 (ru) | Устройство для синхронизации обращения к памяти | |
SU602947A1 (ru) | Микропрограммное устройство управлени | |
SU549754A1 (ru) | Преобразователь частота-код | |
SU843253A2 (ru) | Генератор импульсов с управл емойчАСТОТОй | |
JP2915912B2 (ja) | 半導体試験装置のパターンシーケンス制御回路 | |
SU535568A1 (ru) | Устройство дл формировани временных интервалов | |
SU1555858A1 (ru) | Управл емый делитель частоты | |
SU1525873A1 (ru) | Устройство дл формировани серии импульсов |