SU1575297A1 - Устройство дл контрол последовательности импульсов - Google Patents

Устройство дл контрол последовательности импульсов Download PDF

Info

Publication number
SU1575297A1
SU1575297A1 SU884430323A SU4430323A SU1575297A1 SU 1575297 A1 SU1575297 A1 SU 1575297A1 SU 884430323 A SU884430323 A SU 884430323A SU 4430323 A SU4430323 A SU 4430323A SU 1575297 A1 SU1575297 A1 SU 1575297A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
elements
outputs
inputs
Prior art date
Application number
SU884430323A
Other languages
English (en)
Inventor
Александр Сергеевич Чередниченко
Николай Николаевич Карабаза
Евгений Александрович Евсеев
Владимир Анатольевич Ойкин
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU884430323A priority Critical patent/SU1575297A1/ru
Application granted granted Critical
Publication of SU1575297A1 publication Critical patent/SU1575297A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в автоматике и вычислительной технике дл  контрол  при передаче и обработке информации. Устройство дл  контрол  последовательности импульсов содержит элемент 1 задержки, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3, регистр 4 сдвига, элементы НЕ 5 и 6, элементы ИЛИ 7 и 8, демультиплексор 9, входную шину 10, шину 11 тактовых импульсов, выходные шины 12-17, элементы И 18-21. Обеспечение возможности фиксации соответстви  контролируемых параметров импульсной последовательности норме при одновременном повышении достоверности контрол  позвол ет расширить функциональные возможности устройства. 2 ил.

Description

1
(21)4430323/24-21
(22)26.05.88
(46) 30.06.90. Бюл. № 24 (72) А.С.Чередниченко, Н.Н.Карабаза, Е.А.Евсеев и В.А.Ойкин
(53)621.374.332 (088.8)
(56)Авторское свидетельство СССР № 1264321, кл. Н ОЗ К 5/19, 1984.
Авторское свидетельство СССР № 1192129, кл. Н 03 К 5/19, 1983.
(54)УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ
(57)Изобретение относитс  к импульсной технике и может быть использовано
в автоматике и вычислительной технике дл  контрол  при передаче и обработке информации. Устройство дл  контрол  последовательности импульсов содержит элемент 1 задержки, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3, регистр 4 сдвига, элементы НЕ 5 и 6, элементы ИЛИ 7 и 8, демулътиплексор 9, входную шину 10, шину 11 тактовых импульсов , выходные шины 12-17} элементы И 18-21. Обеспечение возможности фиксации соответстви  контролируемых параметров импульсной последовательности норме при одновременном повышении достоверности контрол  позвол ет расширить функциональные возможности устройства. 2 ил.
I
5
Изобретение относитс  у. импульсной технике и может быть использовано в автоматике и вычислительной технике дл  контрол  при передаче и обработке информации.
Цель изобретени  - расширение функциональных возможностей путем обеспечени  возможности фиксации соответстви  контролируемых параметров , импульсной последовательности норме при одновременном повышении достоверности контрол .
На фиг. 1 показана структурна  электрическа  схема устройства; на фиг. 2 - временные диаграммы его работы .
Устройство (фиг. 1) содержит элемент 1 задержки, первый и второй вы- 20 ходы которого соединены с вторыми входами соответственно второго и первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 2, выходы которых соединены соответственно с входом выбора режима и ус- 25 тановочным входом регистра 4 сдвига. Первый выход элемента 1 задержки сое- 1динен с входом первого элемента НЕ 5, выход элемента ИСКЛЮЧАЮПЕЕ ИЛИ 2 соединен с входом второго элемента НЕ 6. 30 Выходы первого и второго элементов ИЛИ 7 и 8 соединены соответственно с первым и вторым адресными входами
демультиплексора 9. Первые входы элеэлемента НЕ 6 соединен со стробирую щим входом демультиплексора 9.
На фиг. 2 обозначено: 1-4 и 7-9 сигналы на выходах соответствующих элементов; 10-17 - сигналы на соответствующих шинах.
Устройство работает следующим об разом.
В исходном состо нии на входной шине 10 присутствует потенциал О, который присутствует и на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3, что соответствует работе регистра 4 в режиме последовательного сдвига информации, а так как на вход после довательной информации поступает ур вень О с выхода элемента 1 задерж ки, то на всех выходах регистра 4 присутствует уровень О, кЪторый присутствует также и на выходах эле ментов ИЛИ 7 и 8.
При поступлении положительного импульса на входную шину 10 на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3 формируютс  положительные импульсы , соответствующие переднему и зад нему фронтам входного импульса. Дли тельность импульсов на выходе элеме та 3 определ етс  времененем задерж ки элемента 1 задержки. Этот импуль переводит регистр 4 в режим записи информации по входам параллельной информации, котора  производитс  по спаду сигнала на выходе элемента
ментов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3 соедине- 35 ИСКЛЮЧАЮЩЕЕ ИШ ГпоэтомГдлитёль- задержки и
ны с входом элемента входной шиной 10, тактовый вход per гистра 4 соединен с шиной 11 тактовых импульсов, с первого по шестой выходы демультиплексора 9 соединены соот- 40 ветственно с первой по шестую выходными шинами 12-17. Первый и второй входы элемента ИЛИ 7 соединены с выходами соответственно первого и второго элементов И 18 и 19, первый и второй входы элемента ИЛИ 8 соединены с выходами соответственно третьего и четвертого элементов И 20 и 21. Первый выход элемента 1 задержки соединен с входом последовательной ин- JQ формации и входами параллельной информации регистра 4, третьим адресность выходных импульсов элемента 2 выбираетс  с помощью второго выхода элемента 1 задержки меньшей, чем дли тельность выходных импульсов элемен та 3 , и обеспечивающей надежную раб ту регистра 4. Таким образом, по им- пульсу с выхода элемента ИСКЛЮЧАЮЩЕ ИЛИ 2, соответствующему переднему фронту входного импульса, в регистр 45 4 производитс  запись информации па раллельным кодом, котора  в данный момент представлена низким потенциа лом с первого выхода элемента 1 задержки . При этом подтверждаетс  нулевое состо ние на выходах регистра Кроме того, импульс с выхода элемен ИСКЛЮЧАЮЩЕЕ ИЛИ 2 поступает через элемент НЕ 6 на стробирующий вход демультиплексора 9, на адресных вхо
ность выходных импульсов элемента 2 выбираетс  с помощью второго выхода элемента 1 задержки меньшей, чем длительность выходных импульсов элемента 3 , и обеспечивающей надежную работу регистра 4. Таким образом, по им- пульсу с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, соответствующему переднему фронту входного импульса, в регистр 45 4 производитс  запись информации параллельным кодом, котора  в данный момент представлена низким потенциа- лом с первого выхода элемента 1 задержки . При этом подтверждаетс  нулевое состо ние на выходах регистра. Кроме того, импульс с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 поступает через элемент НЕ 6 на стробирующий вход демультиплексора 9, на адресных вхоным входом демультиплексора 9 и первыми входами элементов И 18 и 20. Первые входы элементов И 21 и 19 сое- дах которого в данный момент присутст- динены с выходом элемента НЕ 5. С вует низкий потенциал. Следовательно, первого по четвертый выходы регистра 4 соединены с вторыми входами соотэтот импульс проходит на четвертый выход демультиплексора 9, фиксиру  прохождение паузы больше допустимой
ветственно элементов И 18-21. Выход
5
0 5 0
элемента НЕ 6 соединен со стробирую- щим входом демультиплексора 9.
На фиг. 2 обозначено: 1-4 и 7-9 - сигналы на выходах соответствующих элементов; 10-17 - сигналы на соответствующих шинах.
Устройство работает следующим образом .
В исходном состо нии на входной шине 10 присутствует потенциал О, который присутствует и на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3, что соответствует работе регистра 4 в режиме последовательного сдвига информации, а так как на вход последовательной информации поступает уровень О с выхода элемента 1 задержки , то на всех выходах регистра 4 присутствует уровень О, кЪторый присутствует также и на выходах элементов ИЛИ 7 и 8.
При поступлении положительного импульса на входную шину 10 на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3 формируютс  положительные импульсы , соответствующие переднему и заднему фронтам входного импульса. Длительность импульсов на выходе элемента 3 определ етс  времененем задержки элемента 1 задержки. Этот импульс переводит регистр 4 в режим записи информации по входам параллельной информации, котора  производитс  по спаду сигнала на выходе элемента
5 ИСКЛЮЧАЮЩЕЕ ИШ ГпоэтомГдлитёль-
ИСКЛЮЧАЮЩЕЕ ИШ ГпоэтомГдлитёль-
ность выходных импульсов элемента 2 выбираетс  с помощью второго выхода элемента 1 задержки меньшей, чем длительность выходных импульсов элемента 3 , и обеспечивающей надежную работу регистра 4. Таким образом, по им- пульсу с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, соответствующему переднему фронту входного импульса, в регистр 4 производитс  запись информации параллельным кодом, котора  в данный момент представлена низким потенциа- лом с первого выхода элемента 1 задержки . При этом подтверждаетс  нулевое состо ние на выходах регистра. Кроме того, импульс с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 поступает через элемент НЕ 6 на стробирующий вход демультиплексора 9, на адресных входах которого в данный момент присутст- вует низкий потенциал. Следовательно,
дах которого в данный момент присутс вует низкий потенциал. Следовательно
этот импульс проходит на четвертый выход демультиплексора 9, фиксиру  прохождение паузы больше допустимой
(начало контролируемой последовательности ) . По по влению переднего фронта входного импульса на первом выходе элемента 1 задержки,на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируетс  задний фронг выходного импульса и регистр 4 переходит в режим последовательного сдвига информации, котора  в данный момент представлена высоким потенциалом с первого выхода элемента
1задержки.
Длительность поступившего входного импульса может быть меньше допустимой , находитьс  в допуске или быть больше допустимой. В зависимости от этого высокий потенциал в регистре 4 записываетс  в разр ды до первого выхода, включа  первый выход, но до третьего выхода или включа  и третий выход, Если, например, длительность первого импульса контролируемой последовательности меньше допустимой величины , то к моменту формировани  на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ
2и 3 импульсов, перевод щих регистр 4 в режим параллельной записи, на соответствующих выходах последнего остаетс  низкий потенциал. Следовательно , при поступлении импульса с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 через элемент НЕ 6 на стро&ирующий вход демультиплексора 9 на первом и втором адресных входах последнего устанавливаетс  низкий потенциал с выхода элементов 7 и 8 ИЛИ, а на третьем - высокий потенциал с первого выхода элемента 1 задержки. Поэтому этот импульс проходит на первый выход демультиплексора 9, фиксиру  прохождение импульса с длительностью меньше допустимой величины . При этом в процессе выдачи выходного импульса в регистре не происходит изменени  информации, так как
он переключен на другой режим работы .
По окончании импульса на выходе
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 (по окончнии выходного импульса) происходит за пись в регистр 4 информации параллельным кодом, котора  в данный момент представлена высоким потенциалом с первого выхода элемента 1 задержки, следовательно, во все разр ды регистра ,4 записываетс  высокий потенциал. По окончании импульса на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 регистр 4 переключаетс  в режим последователь
10
15
20
25
г«
30
35
40
45
5
ного сдвига, при этом в регистр 4 последовательно записываетс  низкий -- потенциал и производитс  контроль паузы между импульсами контролируемой последовательности.
Аналогично длительности импульсов пауза между импульсами может быть меньше допустимой, находитьс  в допуске или быть больше допустимой.
8зависимости от этого низкий потенциал в регистре 4 записываетс  в разр ды до второг.о выхода, включа  второй выход, но до четвертого выхода или включа  и четвертый выход. Если, например, величина паузь; меньше допустимой , то к моменту формировани  на выходе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ
2 и 3 импульсов, соответствующих переднему фронту второго входного импульса и перевод щих регистр 4 в другой режим работы, на соответствующих выходах последнего остаетс  высокий потенциал. Следовательно, импульс с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 поступает на демультиплексор
9в момент присутстви  на его первом и втором адресных входах высокого потенциала с выходов элементов ИЛИ 7 и 8 и низкого потенциала с первого выхода элемента 1 задержки на третьем адресном входе. Поэтому этот импульс проходит на шестой выход демультиплексора 9, фиксиру  прохождение паузы между импульсами контролируемой последовательности с величиной меньше допустимой.
Таким образом, в предлагаемом устройстве по переднему (задний фронт паузы) и заднему фронтам входных импульсов контролируемой последовательности формируютс  импульсы, которые записывают в регистр 4 низкий потенциал при контроле длительности или высокий потенциал при контроле паузы между импульсами. Импульс с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 поступает на демультиплексор 9 в момент присутстви  на третьем адресном входе низкого потенциала, если происходил контроль паузы, или высокого потенциала, если происходил контроль длительности импульсов контролируемой последовательности. При этом на первом и втором адресных входах мультиплексора 9 сигналы с выходов
элементов ИЛИ 7 и 8 могут иметь значени  00, 10, 11, если происходил контроль длительности импульсов, или
11, 01, 00, если происходил контроль паузы между импульсами контролируемой последовательности (0 - низкий потенциал, 1 - высокий потенциал). Следовательно, выходной импульс формируетс  на выходах демультиплек- сора 9 при контроле длительности: на первом - меньше допуска, на вто- Јом соответствует норме, на третьем больше допуска; при контроле паузы: на четвертом - больше допуска, на п том соответствует норме, на шестом меньше допуска.
Предлагаемое устройство по сравнению с известным характеризуетс  более высокой надежностью за счет исключени  формировани  укорененных импульсов и более высокой достоверностью контрол  за счет исключени  дроблени  выходных импульсов и выдачи их по двум выходным шинам.

Claims (1)

  1. Формула изобретени 
    Устройство дл  жэнтрол  последовательности импульсов, содержащее элемент задержки, вход которого соединен с входной шиной, а первый выход - с входом первого элемента НЕ, второй элемент НЕ, регистр сдвига, тактовый вход которого соединен с шиной тактовых импульсов, с первой по четвертую выходные шины, а также с первого по четвертый элементы И, причем.первые входы первого и третьего элементов И объединены, первые входы второго и четвертого элементов И также объединены, отличающеес  тем, что, с целью расширени  функциональных возможностей путем обеспечени  возможности фиксации соответстви  контролируемых параметров импульсной последовательности норме при одновременном повышении достоверности контрол , в него введе- ны п та  и шеста  выходные шины, де- мультиплексор, первый и второй элементы ИЛИ, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых соединены с входной шиной, а
    0 вторые выходы - соответственно с вто- рым и первым выходами элемента держки, причем выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен через второй элемент НЕ со стробирующим
    5 входом демультиплексора, а также с установочным входом регистра сдвига, вход выбора режима которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход последовательной инQ формации и входы параллельной информации соединены с первым выходом элемента задержки, с первого по четвертый выходы - с вторыми входами соответственно с первого по четвертый
    5 элементов И, причем выходы первого и второго элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, выходы третьего и четвертого элементов И
    о соединены соответственно с первым и вторым входами второго элемента ИЛИ, первый вход первого элемент а И соединен с первым выходом элемента задержки , первый вход второго элемента И соединен с выходом первого элемента НЕ, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым и вторым адресными входами демультиплексора, третий адресный
    Q вход которого соединен с первым выходом элемента задержки, а с первого по шестой выходы образуют соответственно с первой по шестую выходные шины.
    5
    Фиг.2.
SU884430323A 1988-05-26 1988-05-26 Устройство дл контрол последовательности импульсов SU1575297A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884430323A SU1575297A1 (ru) 1988-05-26 1988-05-26 Устройство дл контрол последовательности импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884430323A SU1575297A1 (ru) 1988-05-26 1988-05-26 Устройство дл контрол последовательности импульсов

Publications (1)

Publication Number Publication Date
SU1575297A1 true SU1575297A1 (ru) 1990-06-30

Family

ID=21377101

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884430323A SU1575297A1 (ru) 1988-05-26 1988-05-26 Устройство дл контрол последовательности импульсов

Country Status (1)

Country Link
SU (1) SU1575297A1 (ru)

Similar Documents

Publication Publication Date Title
JP2701030B2 (ja) 高速記憶装置の書込制御回路
FR2189796B1 (ru)
US5233638A (en) Timer input control circuit and counter control circuit
SU1575297A1 (ru) Устройство дл контрол последовательности импульсов
SU1478322A1 (ru) Счетное устройство
KR960015170A (ko) 영상메모리의 데이타 혼선방지회로
JPS5943860B2 (ja) フレ−ム同期信号検出回路
SU1246140A1 (ru) Запоминающее устройство с коррекцией программы
SU1297052A1 (ru) Сигнатурный анализатор
SU1443141A1 (ru) Генератор псевдослучайных последовательностей
SU1606972A1 (ru) Устройство дл сортировки информации
SU1091159A1 (ru) Устройство управлени
SU1182696A1 (ru) Мажоритарно-резервированное устройство
SU1732332A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей
SU675594A1 (ru) Устройство дл селецкии информационных импульсов
SU639381A1 (ru) Программируемое устройство формировани задержки и длительности импульсов
SU1368978A2 (ru) Пороговый элемент
SU1605244A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1501156A1 (ru) Устройство дл управлени динамической пам тью
SU1203703A1 (ru) Преобразователь перемещени в код
SU1550609A1 (ru) Программируемое устройство формировани сигнала
SU853814A1 (ru) Устройство дл контрол распре-дЕлиТЕл иМпульСОВ
SU1328932A1 (ru) Устройство дл сравнени периодов следовани импульсов
RU2024926C1 (ru) Устройство для контроля временных рассогласований импульсных последовательностей
SU1589288A1 (ru) Устройство дл выполнени логических операций