SU1297052A1 - Сигнатурный анализатор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  цифровых устройств. Целью изобретени   вл етс  повьппение достоверности контрол  сигнатурного анализатора. Сигнатурный анализатор содержит шифратор 1, формирователь 2 сигнатур, блок 3 индикации , формирователь 4 временных сигналов, элемент НЕ 5, элемент И 6, элемент 7 задержки, элемент ИЛИ 8, Сущность функционировани  сигнатурного анализатора состоит в том, что при поступлении на его информационный вход сигналов с уровн ми логического О и логической 1 он работает как обычный сигнатурный анализатор, а при поступлении сигнала с уровнем z осуществл ет удвоенную запись информации за счет удвоени  соответствующего синхросигнала. 1 ип. S (Л

Description

11297052

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  цифровых уст- . ройств.

Целью изобретени   вл етс  повышение достоверности контрол  сигнатурного анализатора.

На чертеже приведена ф икцноналб - на  схема сигнатурного анализатора.

Предлагаемый сигнатурный анализатор содержит шифратор 1, формирователь 2 сигнатур, блок 3 индикации, формирователь 4 временных сигналов, элемент НЕ 5, элемент И 6, элемент 7

10

В случае поступлени  на вход 1 сигнала z в формирователь 2 сиг тур первонача.пьно запишетс  сигнал первого выхода шифратора 1 аналог но процессу, описанному дл  логической 1, а затем на третий вхо элемента И 6 приходит сигнал с вх да 1 1 , задержанньй с помощью элем та 7 задержки. На первых двух вхо элемента И 6 при этом присутствуе потенциал логической 1. На выхо элемента И 6 вырабатываетс  сигнал поступающий через элемент ИЛИ 8 н синхровход формировател  2 сигнату

20

25

задержки, элемент ИЛИ 8, управл ющий 5 приводит к повторной записи в вход старт-стоп 9, информационный вход 10 и синхровход 11.

Сигнатурный анализатор работает следующим образом. .

Очередной бит контролируемой последовательности с провер емого цифрового устройства подаетс  на вход 10 в такт с синхросигналом на входе 11. Этот сигнал синхронизован с внешними сигналами старт-стоп на входе 9, с помощью которых формирователь 4 временных сигналов стробирует работу .формировател  2 сигнатур.

Шифратор 1 кодирует каждый бит входной информации в два бита таким образом

Логическа  1 11

Логический О 00 г 10

где Z - третье состо ние сигнала контролируемой информации.

Если на вход шифратора 1 поступает бит логической 1, то на выходах шифратора 1 формируетс  сигнал 1.

Если на вход шифратора 1 поступает бит логического О, дах его по вл етс  сигнал О

Если на вход шифратора 1 посту30

35

формирователь сигнатур информации первого выхода шифратора 1.

Таким образом, при поступлении на вход 10 сигнатурного анализатор сигнала z его запись в формирова тель 2 сигнатур происходит два раз в то врем  как сигналы логического О и логической 1 записываютс  однократно, что обуславливает повы шение эффектшзности использовани  сигнатурного анализатора за счет в можности проведени  контрол  ЦИфрО устройств, имеющих выходы с двум  состо ни ми по аналогии с известны сигнатурными анализаторами дл  уст ройств с двум  уровн ми выходных с налов.

Claims (1)

1. Формула изобретени

   то на выхоип

   Сигнатурный анализатор, содержа щий шифратор, формирователь сигнатур , блок индикации, формирователь 40 временных сигналов, элемент ШШ и элемент задержки, вход которого со динен с первым входом элемента ИЛИ и  вл етс  синхровходом анализатор выход элемента ИЛИ соединен с синх

   пает бит z, то на первом его выходе входом формировател  сигнатур, , а на втором по вл етс  сигнал О.

   сигнал

   Информаци  с первого выхода шифратора 1 поступает на информационный

   равл ющий вход задани  окна измерен которого соединен с выходом формиро вател  временных сигналов, вход которого  вл етс  управл ющим входом

   вход формировател  2 сигнатур в соп- Q старт-стоп анализатора, информационровождении синхросигналов, поступающих с синхровхода 11 через элемент ИЛИ 8, и записываетс  в формирователе 2 сигнатур.

   При поступлении на вход 10 анализатора сигналов 1 или О на входах элемента И 6 всегда присутствуют сигналы различных уровней и на выходе элемента И 6 сигнал отсутствует.

   В случае поступлени  на вход 10 сигнала z в формирователь 2 сигнатур первонача.пьно запишетс  сигнал с первого выхода шифратора 1 аналогично процессу, описанному дл  логической 1, а затем на третий вход элемента И 6 приходит сигнал с входа 1 1 , задержанньй с помощью элемента 7 задержки. На первых двух входах элемента И 6 при этом присутствует потенциал логической 1. На выходе элемента И 6 вырабатываетс  сигнал, поступающий через элемент ИЛИ 8 на синхровход формировател  2 сигнатур.

   приводит к повторной записи в

   20

   25

   5 приводит к повторной записи в

   30

   35

   формирователь сигнатур информации с первого выхода шифратора 1.

   Таким образом, при поступлении на вход 10 сигнатурного анализатора сигнала z его запись в формирователь 2 сигнатур происходит два раза, в то врем  как сигналы логического О и логической 1 записываютс  однократно, что обуславливает повышение эффектшзности использовани  сигнатурного анализатора за счет возможности проведени  контрол  ЦИфрОВЕЛХ устройств, имеющих выходы с двум  состо ни ми по аналогии с известными сигнатурными анализаторами дл  устройств с двум  уровн ми выходных сигналов .

   Формула изобретени Сигнатурный анализатор, содержащий шифратор, формирователь сигнатур , блок индикации, формирователь 40 временных сигналов, элемент ШШ и элемент задержки, вход которого соединен с первым входом элемента ИЛИ и  вл етс  синхровходом анализатора, выход элемента ИЛИ соединен с синхроравл ющий вход задани  окна измерени  которого соединен с выходом формировател  временных сигналов, вход которого  вл етс  управл ющим входом

   5

   ный вход анализатора соединен с входом шифратора, а группа выходов формировател  сигнатур соединена с. группой входов блока индикации, отличающийс  тем, что, с целью повышени  достоверности контрол , анализатор содержит элемент НЕ и элемент И, причем первьй выход шифратора соединен с первым входом элемента

   312970524

   И и информационным входом формирова- элемента И, третий вход которого сое- тел  сигнатур, второй выход шифратора динен с выходом элемента задержки, соединен с входом элемента НЕ, выход выход элемента И соединен с вторым которого соединен с вторым входом входом элемента ИЛИ,