SU1297052A1 - Сигнатурный анализатор - Google Patents

Сигнатурный анализатор Download PDF

Info

Publication number
SU1297052A1
SU1297052A1 SU853968960A SU3968960A SU1297052A1 SU 1297052 A1 SU1297052 A1 SU 1297052A1 SU 853968960 A SU853968960 A SU 853968960A SU 3968960 A SU3968960 A SU 3968960A SU 1297052 A1 SU1297052 A1 SU 1297052A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
analyzer
signature
signal
Prior art date
Application number
SU853968960A
Other languages
English (en)
Inventor
Вячеслав Иванович Кленов
Original Assignee
Предприятие П/Я Г-4149
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4149 filed Critical Предприятие П/Я Г-4149
Priority to SU853968960A priority Critical patent/SU1297052A1/ru
Application granted granted Critical
Publication of SU1297052A1 publication Critical patent/SU1297052A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  цифровых устройств. Целью изобретени   вл етс  повьппение достоверности контрол  сигнатурного анализатора. Сигнатурный анализатор содержит шифратор 1, формирователь 2 сигнатур, блок 3 индикации , формирователь 4 временных сигналов, элемент НЕ 5, элемент И 6, элемент 7 задержки, элемент ИЛИ 8, Сущность функционировани  сигнатурного анализатора состоит в том, что при поступлении на его информационный вход сигналов с уровн ми логического О и логической 1 он работает как обычный сигнатурный анализатор, а при поступлении сигнала с уровнем z осуществл ет удвоенную запись информации за счет удвоени  соответствующего синхросигнала. 1 ип. S (Л

Description

11297052
Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  цифровых уст- . ройств.
Целью изобретени   вл етс  повышение достоверности контрол  сигнатурного анализатора.
На чертеже приведена ф икцноналб - на  схема сигнатурного анализатора.
Предлагаемый сигнатурный анализатор содержит шифратор 1, формирователь 2 сигнатур, блок 3 индикации, формирователь 4 временных сигналов, элемент НЕ 5, элемент И 6, элемент 7
10
В случае поступлени  на вход 1 сигнала z в формирователь 2 сиг тур первонача.пьно запишетс  сигнал первого выхода шифратора 1 аналог но процессу, описанному дл  логической 1, а затем на третий вхо элемента И 6 приходит сигнал с вх да 1 1 , задержанньй с помощью элем та 7 задержки. На первых двух вхо элемента И 6 при этом присутствуе потенциал логической 1. На выхо элемента И 6 вырабатываетс  сигнал поступающий через элемент ИЛИ 8 н синхровход формировател  2 сигнату
20
25
задержки, элемент ИЛИ 8, управл ющий 5 приводит к повторной записи в вход старт-стоп 9, информационный вход 10 и синхровход 11.
Сигнатурный анализатор работает следующим образом. .
Очередной бит контролируемой последовательности с провер емого цифрового устройства подаетс  на вход 10 в такт с синхросигналом на входе 11. Этот сигнал синхронизован с внешними сигналами старт-стоп на входе 9, с помощью которых формирователь 4 временных сигналов стробирует работу .формировател  2 сигнатур.
Шифратор 1 кодирует каждый бит входной информации в два бита таким образом
Логическа  1 11
Логический О 00 г 10
где Z - третье состо ние сигнала контролируемой информации.
Если на вход шифратора 1 поступает бит логической 1, то на выходах шифратора 1 формируетс  сигнал 1.
Если на вход шифратора 1 поступает бит логического О, дах его по вл етс  сигнал О
Если на вход шифратора 1 посту30
35
формирователь сигнатур информации первого выхода шифратора 1.
Таким образом, при поступлении на вход 10 сигнатурного анализатор сигнала z его запись в формирова тель 2 сигнатур происходит два раз в то врем  как сигналы логического О и логической 1 записываютс  однократно, что обуславливает повы шение эффектшзности использовани  сигнатурного анализатора за счет в можности проведени  контрол  ЦИфрО устройств, имеющих выходы с двум  состо ни ми по аналогии с известны сигнатурными анализаторами дл  уст ройств с двум  уровн ми выходных с налов.

Claims (1)

  1. Формула изобретени
    то на выхоип
    Сигнатурный анализатор, содержа щий шифратор, формирователь сигнатур , блок индикации, формирователь 40 временных сигналов, элемент ШШ и элемент задержки, вход которого со динен с первым входом элемента ИЛИ и  вл етс  синхровходом анализатор выход элемента ИЛИ соединен с синх
    пает бит z, то на первом его выходе входом формировател  сигнатур, , а на втором по вл етс  сигнал О.
    сигнал
    Информаци  с первого выхода шифратора 1 поступает на информационный
    равл ющий вход задани  окна измерен которого соединен с выходом формиро вател  временных сигналов, вход которого  вл етс  управл ющим входом
    вход формировател  2 сигнатур в соп- Q старт-стоп анализатора, информационровождении синхросигналов, поступающих с синхровхода 11 через элемент ИЛИ 8, и записываетс  в формирователе 2 сигнатур.
    При поступлении на вход 10 анализатора сигналов 1 или О на входах элемента И 6 всегда присутствуют сигналы различных уровней и на выходе элемента И 6 сигнал отсутствует.
    В случае поступлени  на вход 10 сигнала z в формирователь 2 сигнатур первонача.пьно запишетс  сигнал с первого выхода шифратора 1 аналогично процессу, описанному дл  логической 1, а затем на третий вход элемента И 6 приходит сигнал с входа 1 1 , задержанньй с помощью элемента 7 задержки. На первых двух входах элемента И 6 при этом присутствует потенциал логической 1. На выходе элемента И 6 вырабатываетс  сигнал, поступающий через элемент ИЛИ 8 на синхровход формировател  2 сигнатур.
    приводит к повторной записи в
    20
    25
    5 приводит к повторной записи в
    30
    35
    формирователь сигнатур информации с первого выхода шифратора 1.
    Таким образом, при поступлении на вход 10 сигнатурного анализатора сигнала z его запись в формирователь 2 сигнатур происходит два раза, в то врем  как сигналы логического О и логической 1 записываютс  однократно, что обуславливает повышение эффектшзности использовани  сигнатурного анализатора за счет возможности проведени  контрол  ЦИфрОВЕЛХ устройств, имеющих выходы с двум  состо ни ми по аналогии с известными сигнатурными анализаторами дл  устройств с двум  уровн ми выходных сигналов .
    Формула изобретени Сигнатурный анализатор, содержащий шифратор, формирователь сигнатур , блок индикации, формирователь 40 временных сигналов, элемент ШШ и элемент задержки, вход которого соединен с первым входом элемента ИЛИ и  вл етс  синхровходом анализатора, выход элемента ИЛИ соединен с синхроравл ющий вход задани  окна измерени  которого соединен с выходом формировател  временных сигналов, вход которого  вл етс  управл ющим входом
    5
    ный вход анализатора соединен с входом шифратора, а группа выходов формировател  сигнатур соединена с. группой входов блока индикации, отличающийс  тем, что, с целью повышени  достоверности контрол , анализатор содержит элемент НЕ и элемент И, причем первьй выход шифратора соединен с первым входом элемента
    312970524
    И и информационным входом формирова- элемента И, третий вход которого сое- тел  сигнатур, второй выход шифратора динен с выходом элемента задержки, соединен с входом элемента НЕ, выход выход элемента И соединен с вторым которого соединен с вторым входом входом элемента ИЛИ,
SU853968960A 1985-10-23 1985-10-23 Сигнатурный анализатор SU1297052A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853968960A SU1297052A1 (ru) 1985-10-23 1985-10-23 Сигнатурный анализатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853968960A SU1297052A1 (ru) 1985-10-23 1985-10-23 Сигнатурный анализатор

Publications (1)

Publication Number Publication Date
SU1297052A1 true SU1297052A1 (ru) 1987-03-15

Family

ID=21202548

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853968960A SU1297052A1 (ru) 1985-10-23 1985-10-23 Сигнатурный анализатор

Country Status (1)

Country Link
SU (1) SU1297052A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US. № 397686А, кл. 235-153, 1977. Авторское свидетельство СССР № 903898, кл. G 06 F 15/46, 1980. *

Similar Documents

Publication Publication Date Title
SU1297052A1 (ru) Сигнатурный анализатор
SU1205179A1 (ru) Устройство дл цифровой магнитной записи видеосигналов
SU1483448A1 (ru) Устройство определени экстремума функции
SU1534464A1 (ru) Устройство дл сопр жени ЦВМ с магнитофоном
SU903964A1 (ru) Устройство дл воспроизведени двухчастотной цифровой информации
SU1732332A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей
SU1190415A1 (ru) Устройство дл обнаружени сбо синхронизма декодировани при воспроизведении с носител записи
SU1367027A1 (ru) Устройство дл сокращени избыточности информации
SU1280600A1 (ru) Устройство дл ввода информации
SU1647655A1 (ru) Оперативное запоминающее устройство с самоконтролем
SU1571786A1 (ru) Датчик испытательных текстов
SU1080202A1 (ru) Устройство дл магнитной записи цифровой информации
SU1205192A1 (ru) Устройство дл контрол канала магнитной записи-воспроизведени
SU1525889A1 (ru) Устройство дл контрол последовательности импульсов
SU1350841A2 (ru) Устройство дл измерени преобладаний дискретных сигналов
SU1575297A1 (ru) Устройство дл контрол последовательности импульсов
SU1177792A1 (ru) Устройство дл измерени временных интервалов
SU1354194A1 (ru) Сигнатурный анализатор
SU1656567A1 (ru) Устройство дл распознавани образов
SU1598197A1 (ru) Устройство дл формировани биимпульсных сигналов
SU1513525A1 (ru) Устройство дл контрол пам ти
SU1316052A1 (ru) Устройство дл контрол пам ти
SU1213494A1 (ru) Устройство дл приема кодовой информации
SU1732328A1 (ru) Устройство дл допускового контрол временных интервалов
SU1575146A1 (ru) Устройство дл регистрации сейсмической информации