SU1571786A1 - Датчик испытательных текстов - Google Patents

Датчик испытательных текстов Download PDF

Info

Publication number
SU1571786A1
SU1571786A1 SU884460298A SU4460298A SU1571786A1 SU 1571786 A1 SU1571786 A1 SU 1571786A1 SU 884460298 A SU884460298 A SU 884460298A SU 4460298 A SU4460298 A SU 4460298A SU 1571786 A1 SU1571786 A1 SU 1571786A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
control unit
control
trigger
Prior art date
Application number
SU884460298A
Other languages
English (en)
Inventor
Валерий Николаевич Лысаков
Алексей Викторович Бедов
Виктор Васильевич Лоскутов
Виктор Васильевич Аникеев
Алексей Иванович Лукичев
Original Assignee
Предприятие П/Я А-3821
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3821 filed Critical Предприятие П/Я А-3821
Priority to SU884460298A priority Critical patent/SU1571786A1/ru
Application granted granted Critical
Publication of SU1571786A1 publication Critical patent/SU1571786A1/ru

Links

Landscapes

  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

Изобретение относитс  к контрольно-измерительной технике. Цель изобретени  - повышение достоверности имитации телеграфных сигналов. Ввод информации в устройство осуществл етс  по шине 12 управлени  и шине 13 данных. Дешифратор 11 дешифрирует команды, по которым производитс  загрузка информации в программируемые блоки 9 и 10. После загрузки информации устройство формирует испытательный текст в соответствии с информацией блока 10. Счетчик 7 отсчитывает число тактов и выдает в блок 9 сигнал "Конец слова", после чего начинаетс  новый цикл формировани . Синхронизаци  устройства осуществл етс  генератором 1, пуск которого осуществл етс  по команде блока 9, сигнал с генератора 1 подаетс  на делитель 2 и формирователь 3, которые снижают частоту генератора 1 до значени , определ ющего скорость выдачи испытательной последовательности. Управление делителем 2 осуществл етс  блоком 9. 3 ил., 1 табл.

Description

Изобретение относитс  к контрольно-измерительной технике и может бить использовано в качестве программируемого имитатора телеграфных сигналов.
Цель изобретени  - повышение достоверности имитации телеграфных сиг- .
На фиг. 1 представлена электрическа  структурна  схема датчика испытательных текстов; на фиг. 2 - электрическа  структурна  схема блока управлени ; на фиг. 3 - электрическа  структурна  схема формировател  искажений .
Датчик испытательных текстов (оиг. 1) содержит генератор 1 такто- Birx импульсов, делитель 2 частоты, формирователь 3 меандра, регистр 4 сдвигов, триггер 5, формирователь 6 искажений, счетчик 7, инвертор 8, бЛок 9 управлени , блок 10 пам ти, дешифратор 11 команд, шину 12 управлени  и шину 13 данных.
Блок 9 управлени  (фиг. 2) содержит счетчик 14 адреса, регистр 15 ко- нёчного адреса, элемент 16 сравнени , регистр 17 состо ни , первый ИЗ, второй 19, третий 20 элементы И, инвертор 21, элемент 22 задержки, триггер 23 и элемент 24 ИЛИ.
Формирователь 6 искажений (фиг. 3 содержит регистр 24 управлени , фор- м рователь 26 значащих моментов телеграфных сигналов, первый триггер 27, первый счетчик 28, счетный триггер 29„ элемент 30 И, элемент 31 ИДИ, коммутатор 32, таймер 33, второ триггер 34, второй счетчик 35, сум- №тор 36 по модулю 2.
Устройство работает следующим образом .
Перед работой датчика производитс  загрузка его пам ти телеграфным текстом, а также загрузка программируемых блоков соответствующими данными .
Загрузка осуществл етс  с помощью дешифратора 11 команд, который преобразует команды ЭВМ в управл ющие сигналы.
Дешифратор 11 выдает следующие Управл ющие сигналы:
НУ (начальна  установка) - сиг- Нал дл  сброса всех регистров счет- Чиков и триггеров в исходное состо ние;
0
5
0
5
ЗП АДР (запись адресов) - сигнал дл  записи начального и конечного адресов текста соответственно в счетчик 14 текущего и регистр 15 конечного адресов блока 9 управлени ;
ЗП БП - запрос в блок управлени  на запись информации в блок 10 (фиг. 1) пам ти по адресу, хран щемус  в счетчике 14 текущего адреса и прин тому по предыдущей команде;
ЗП ДЧ - сигнал на запись кода в делитель 2 частоты;
ЗП БИИ - сигнал на запись кода в формирователь 6.
Эта операци  может производитьс  как в процессе загрузки датчика, так и во врем  его работы.
После загрузки всех блоков датчика микро-ЭВМ выдает команду на запись кода в двухразр дный регистр 17 состо ни  (PC) блока 9 управлени . Состо ние разр дов этого регистра определ ет режим работы датчика (см. таблицу).
0
5
0
5
Информаци  в регистр 17 записываетс  по сигналу дешифратора 11. При наличии 1 в первом разр де регистра 17 происходит пуск генератора 1, при наличии О - останов.
С выхода генератора 1 импульсы с частотой fi поступают на первый вход делител  2 частоты. Делитель 2 частоты и формирователь 3 снижают эту частоту до значени  Ј определ ющего скорость выдачи испытательной последовательности .
Сигнал с выхода формировател  3 поступает на вход Сдвиг регистра 4, на вход счетчика 7, на синхронизирующий вход триггера 5, который  вл етс  дополнительным разр дом регистра 4, и на вход инвертора 8. С выхода инвертора 8 сигнал поступает таким образом, что его передний фронт приходитс  на середину посылки, поступающей с выхода триггера 5.
Счетч.чк 7 сдвигов отсчитывает чис ло N, где N - разр дность блока 10 пам ти и регистра 4, после чего счет чик 7 выдает в блок 9 управлени  сигнал Конец слова (КСЛ). По этому сигналу блок 9 управлени  выставл ет в блок 10 пам ти сигналы обраще ни : запрос, адрес и режим обращени  чтение/запись. В ответ на это обращение блок 10 пам ти выдает информацию в регистр 4.
Через врем  Сэад после запроса блока 9 управлени  на чтение к счетчику 14 адреса прибавл етс  +1.
Временные соотношени  должны удов летвор ть условию
эаА
t
ЦП
где t 1/f - врем  прохождени 
одного бита информации в регистре 4; t .ja - врем , определ ем-е элементом 22 задержки;
t цп - цикл пам ти. Таким образом, очередное слово из блока. 10 пам ти должно быть записано в регистр 4 до следующего сдвига . Далее процесс выдачи информации повтор етс  до тех пор, пока в блоке 9 управлени  не наступает сравнени  текущего и конечного адресов, т.е. пока из блока 10 пам ти не будет выбран заданный текст.
Если в регистре 17 состо ни  задан режим однократной выдачи текста (О во втором разр де), то при сравнении адресов с выхода третьего элемента 20 И сигнал Конец работы (КР) через блок 11 внешнего обмена выдаетс  в микро-ЭВМ. Если задан непрерывный режим, работы, то при сравнении адресов сигнал с выхода второго элемента 19 И устанавливает счетчик 14 текущего адреса в исходное состо ние, и далее весь процесс работы датчика повтор етс  до тех пор, пока не последует соответствующей команды от микро-ЭВМ.
Формирователь 6 (фиг. 3) позвол ет имитировать дл  низкоскоростных каналов искажени  двух типов преобладани  и дроблени  в широких пределах, выраженных в процентах от длительности элементарной посылки. Вид и величина искажений задаетс  в регистр 25 управлени  по соответ717866
ствующей команде микро-ЭВМ, котора  может выполн тьс  как в процессе загрузки , так н в процессе работы дат- г чика.
Формирователь 6 работает следующим образом.
Генератор 1 (фиг. 1) тактовых импульсов вырабатывает импульсы, час10 тота которых f, во много раз превышает скорость телеграфировани . Делитель 2 частоты программируетс  таким образом, чтобы частоты f и f на соответствующих выходах находились
15 в соотношении 1:50. Учитыва  то, что формирователь 3 делит дополнительную частоту f0 еще на два, то скорость прохождени  информации в регистре 4 и триггере 5 в 100 раз ниже по отно-
20 шению к f,. Такое соотношение частот сигналов использовано дл  того, чтобы величину искажений задавать в прог центах.
Телеграфные посылки, поступающие
25 с триггера 5 на вход формировател  6, преобразуютс  формирователем 26 (фиг. 3) в две последовательности импульсов. Импульсы, совпадающие с передними фронтами посылок, устанав30 ливают счетный триггер 29 в нулевое состо ние. Импульсы, совпадающие с каждым фронтом посылок, устанавливают первый триггер 27 в единичное состо ние, благодар  чему снимаемый
35 с него сигнал открывает счетный вход счетчика 28. Начинаетс  уменьшение его содержимого.
Выходной сигнал счетчика 28 по вл етс  с задержкой t5Яд , определ е40 мой коэффициентом пересчета этого счетчика - М1. Длительность этого временного интервала и определ ет величину вносимых блоком преобладаний , при этом каждой единице счета
45 соответствует 1% преобладаний.
Выходной сигнал счетного триггера 29 совместно с входными телеграфными посылками поступает на входы элементов 30 И и элемента 31 ИЛИ, формиру  50 на выходе этих элементов телеграфные посылки соответственно с отрицательными н положительными преобладани ми необходимой величины, которые поступают на коммутатор 32.
5
Если на управл ющих входах коммутатора 32 потенциалы, соответствующие логическому нулю, то телеграфный сигнал с входа формировател  6 про-
ходит без искажени  на выход комму- тйтора 32.
При наличии логической единицы первом управл ющем входе сКоммута- 32 на его выход проходит телеграфный сигнал с выхода элемента 30 с отрицательными преобладани ми. При наличии логической единицы на вто- рбм управл ющем входе коммутатора 32 на его выход .проходит телеграфный сигнал с положительными преобладани с выхода элемента 31.
Если схема дл  имитации дроблений отключена (логический О на управл ющем входе таймера 33 и вследствие з-foro - логический О на втором сумматора 36 по модулю 2) , то телеграфный сигнал с выхода коммутатора 32 через сумматор 36 по модулю 2 оступает на выход датчика.
Имитаци  дроблени  происходит следующим образом.
При наличии потенциалов логической 1 на управл ющем входе таймера 33 он начинает отсчитывать промежутки времени, определ емые величиной М3„ По истечении такого промежутка таймер 33 выдает импульс, который взводит второй триггер 34. Потенциал с выхода второго триггера 34 разре- пщет прохождение тактовых импульсов с частотой ft на второй счетчик 35, сЬдержимое которого уменьшаетс  от величины М2 до 0.
При по влении сигнала Сч О второй триггер 34 перебрасываетс  в нулевое состо ние. Интервал времени , в течение которого второй триггер 34 находитс  в единичном состо нии, определ ет величину вносимых блоком искажений типа дробление . С выхода второго триггера 34 сигнал поступает на второй вход сум- мйтора 36 по модулю 2. и, складыва сь с телеграфным сигналом, поступающим на первый вход сумматора 36, искажает его соответствующим образом.
0
5
0
5
0
5

Claims (1)

  1. Формула изобретени 
    Датчик испытательных текстов, содержащий формирователь меандра, блок управлени , триггер, формирователь искажений, последовательно соединенные генератор тактовых импульсов и делитель частоты, отличающийс  тем, что, с целью повышени  достоверности имитации телеграфных сигналов,-введены последовательно соединенные блок пам ти, вход которого соединен с первым выходом блока управлени , и регистр (сдвигпл, второй вход и выход которого соединены соответственно с выходом формировател  меандра, и входом триггера, синхронизирующий вход которого соединен с вторым входом регистра сдвигов, а выход  вл етс  первым выходом датчика, инвертор, вход которого соединен с выходок формировател  меандра, а выход  вл етс  вторым выходом датчика, счетчик, щ и выход которого соединены соответственно с входом инвертора и информационным входом блока управлени , второй выход которого соединен с управл ющим входом генератора тактовых импульсов , и дешифратор команд, вход которого соединен с третьим выходом блока управлени , первый управл ющий вход которого  вл етс  входом дл  подключени  шины управлени  канала взаимодействи  с ЭВМ, шина данных которого подключена к входам данных дешифратора команд, блока управлени , блока пам ти, формировател  искажений и делител  частоты, а выход соединен с вторым управл ющим входом блока управлени , формировател  искажений и делител  частоты, первый и второй выходы которого соединены соответственно с входом формировател  меандра и первым входом формировател  искажений, второй вход которого соединен с выходом триггера, а выход  вл етс  третьим выходом датчика .
    Фиг. г
SU884460298A 1988-07-14 1988-07-14 Датчик испытательных текстов SU1571786A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884460298A SU1571786A1 (ru) 1988-07-14 1988-07-14 Датчик испытательных текстов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884460298A SU1571786A1 (ru) 1988-07-14 1988-07-14 Датчик испытательных текстов

Publications (1)

Publication Number Publication Date
SU1571786A1 true SU1571786A1 (ru) 1990-06-15

Family

ID=21389667

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884460298A SU1571786A1 (ru) 1988-07-14 1988-07-14 Датчик испытательных текстов

Country Status (1)

Country Link
SU (1) SU1571786A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Твердов Б.И, и др. Телеграфна и факсимильна аппаратура. М.: Радио и св зь, 1986, с. 120-123. *

Similar Documents

Publication Publication Date Title
US5243561A (en) Data erasing and re-writing circuit for use in microcomputer integrated circuit device
EP0855653B1 (en) Memory controller with a programmable strobe delay
SU1571786A1 (ru) Датчик испытательных текстов
SU1478193A1 (ru) Перепрограммируемое устройство дл микропрограммного управлени
SU1596438A1 (ru) Устройство дл формировани импульсных последовательностей
SU1589288A1 (ru) Устройство дл выполнени логических операций
SU1357967A1 (ru) Устройство сопр жени процессора с пам тью
RU1833857C (ru) Устройство дл вывода информации
SU1196883A1 (ru) Устройство дл ввода информации
SU1297052A1 (ru) Сигнатурный анализатор
SU1238091A1 (ru) Устройство дл вывода информации
SU1410033A1 (ru) Логический анализатор
RU2108659C1 (ru) Цифровая регулируемая линия задержки
SU1080202A1 (ru) Устройство дл магнитной записи цифровой информации
SU1111150A1 (ru) Устройство дл сопр жени двух вычислительных машин
RU2040118C1 (ru) Устройство для контроля исправляющей способности приемников дискретных сигналов
RU2047918C1 (ru) Устройство для программирования микросхем постоянной памяти
SU1755284A1 (ru) Устройство дл контрол информации
SU1684787A1 (ru) Устройство дл ввода информации
SU1545224A1 (ru) Устройство дл сопр жени ЭВМ с абонентом
SU857997A1 (ru) Устройство дл контрол канала ввода-вывода вычислительной машины
SU1368880A1 (ru) Устройство управлени
SU1177817A1 (ru) Устройство для отладки программ
SU1283760A1 (ru) Устройство дл управлени микропроцессорной системой
SU512487A1 (ru) Устройство дл считывани сигналов из магнитного блока пам ти