SU1190415A1 - Устройство дл обнаружени сбо синхронизма декодировани при воспроизведении с носител записи - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ СБОЯ СИНХРОНИЗМА ДЕКОДИРОВАНИЯ ПРИ ВОСПРОИЗВЕДЕНИИ С НОСИТЕЛЯ ЗАПИСИ, содержащее триггер, подключенный выходом к выходной шине и подсоединенный информационным входом к выходу первого из элементов ИЛИ, соединенного первым и вторым входами с выходами соответственно первого и второго элементов И, входную шину информации, входную шину синхроимпульсов и входную шину импульсов сброса, отличающеес  тем, что, с целью повьш1ени  достоверности обнаружени  сбо , в него введены регистр сдвига, подсоединенный информационным входом, синхронизирующим входом и входом установки логического нул  соответственно к входной шине информации, к входной шине синхроимпульсов и к входной шине импульсов сброса, коммутатор, выходы которого подключены к первым входам элементов И, детектор длины кодового слова, счетчик и дешифратор, причем входна  шина импульсов сброса подключена к входу установки логического нул  триггера, подсоединенного синхронизирующим входом к входной шине синхроимпульсов, соединенной с синхронизирующим входом счетчика и с первым входом детектора длины кодового слова, который подсоединен вторым входом к одному из выходов регистра сдвига, соединенных с входами коммутатора, и подключен выходом к входу установки логического нул  счетчика, соединенного выходами с входами дешифратора, первый выход которого подключен к вторым входам первого и второго элементов И и к первым входам второго и третьего элементов ИЛИ, второй и третий выходы дешифратора подсоединены i соответственно к первому входу четвертого элемента 1ШИ и к второму (Л входу третьего элемента ИЛИ, четвертый и п тый выходы дешифратора соединены соответственно с вторым входом четвертого элемента ИЛИ ц с первым входом п того элемента ИЛИ, ш&стой выход дешифратора подключен к третьему входу четвертого элемента со о 4;: ИЛИ, седьмой выход дешифратора подсоединен к первому входу шестого элемента ИЛИ и к второму входу третьего элемента И, соединенного выходом с третьим входом первого элеел мента ИЛИ, восьмой выход дешифратора подключен к второму входу шестого элемента ИЛИ и к второму входу второго элемента ИЛИ, соединенного выходом с вторым входом четвертого элемента И, выход которого подсоединен к четвертому входу первого элемента ИЛИ, выход третьего элемента ИЛИ соединен с вторым входом п того элемента И, подключенного выходом к п тому входу первого элемента ИЛИ, выход четвертого элемента ИЛИ подсоединен к второму входу шестого

Description

jioMeirra И, соединенного выходом с шестым входом первого элемента ИЛИ, п того элемента ИЛИ подключен к третьему входу третьего элемента ИЛИ и к BTopbiN входам седьмого, восьчЬго и дев того элементов И, соединенных выходами соответственно с седьмым, восьмым и дев тым входами

1 190/4

15

первого элемента ШТИ, а выход шестого элемента И.1ТИ подсоединен к второму входу п того элемента ИЛИ, к четвертому входу четвертого элемента ИЛИ и к второму входу дес того элемента И, соединенного выходом с дес тым входом первого элемента ИЛИ.

Изобретение относитс  к области накоплени  информации, а именно к устройствам дл  обнаружени  сбо  син хронизма декодировани  при воспроизведении с носител  записи. Цель изобретени  - повышение достоверности обнаружени  сбо  синхронизма декодировани  при воспроизведе нии с носител  записи. На чертеже изображен один из возможных вариантов предлагаемого устройства дл  обнаружени  сбо  синхронизма декодировани  при воспроизведении с носител  записи. Устройство содержит триггер 1, подключенный выходом к выходной шине 2 и подсоединенный информационным входом к выходу первого элемента ИЛИ 3, соединенного первым и вторым входам .i с выходами соответственно первого и второго элементов И 4 и 5, ре гистр 6 сдвига, коммутатор 7, детектор 8 длины кодового слова, счетчик 9, дешифратор 10, и второй, третий. четвертый, п тый и шестой элементы ИЛИ 11 - 15. Регистр 6 сдвига подсоединен информационным входом, синхро низирующим входом и входом установки логического нул  соответственно к входной илтне 16 информации, к входной шине 17 синхроимпульсов и к вход ной шине 18 импульсов сброса. Выходы коммутатора 7 подключены к первым входам первого, второго, третьего, четвертого, nHToio, шестого, седьмо го, восьмого, дев того и дес того эл ментов И 4, 5, 19, 2П, 21, 22, 23, 2 25 и 26. Входна  шина 18 импульсов сброса подключена к входу установки логического нул  триггера 1, подсоединенногс С1П1хронизирующим входом к входной шине 17 синхроимпульсов, соединенной с синхронизирующим входом счетчика 9 и с первым входом детектора 8 длины кодового слова .Детектор 8длины кодового слова подсоединен первым входом к одному из выходов регистра 6 сдвига, соединенных со входами коммутатора 7, и подключен выходом к входу установки логического нул  счетчика 9. Выходы счетчика 9соединены с входами дешифратора 10, подключенного первым выходом к вторым входам первого и второго элементов И 4 и 5 и к первым входам второго и третьего элементов ИЛИ 11 и 12. Второй и третий выходы дешифратора 10 подсоединены соответственно к первому входу четвертого элеMetrra ИЛИ 13 и к второму входу третьего элемента ИЛИ 12. Четвертый и п тый выходы дешифратора 10 соединены соответственно с вторым входом четвертого элемента ИЛИ 13 и с первым входом п того элемента Ш1И 14. Шестой рвыход дешифратора 10 подключен к третьему входу четвертого элемента ИЛИ 13. Седьмой выход дешифратора 10 подсоединен к первому входу шестого элемента ИЛИ 15 и к второму входу третьего элемента И 19, соединенного выходом с третьим входом первого элемента ИЛИ 3. Восьмой выход дешифратора 10 подключен к второму входу шестого элемента 1ПИ 15 и к второму входу второго элемента ИЛИ 11, соединенного выходом с вторым входом четвертого элемента И 20, выход которого подсоединен к четвертому входу первого элемента ИЛИ 3. Выход третьего элемента ИЛИ 12 соединен с вторым входом п того элемента И 21, подключеннного выходом к п тому входу первог(5 элемента ИЛИ 3. Выход четвертого элемента ИЛИ 13 подсоединен к второму входу шестого элемен-i-a И 3 22, сосдинсм Ис1Го выходом с шестым входом первого элемента ИЛИ 3. Выход п того элемента ИЛИ 14 подключе к третьему входу третьего элемента ИЛИ 12 и к вторым входам седьмого, восьмого и дев того элементов И 2325 , соединенньгх выходами соответственно с седьмым, восьмым и дев тым входами первого элемента ИЛИ 3. Выход шесюго элемента ИЛИ 15 подсоединен к второму входу п того элемен та И.ПИ 14, к четвертому входу четве того элемента ИЛИ 13 и к второму входу дес того элемента И 26, соеди ненного выходом с дес тым входом первого элемента ИЛИ 3. Обнаружение сбо  синхронизма декодировани  при воспроизведении с носител  записи посредством предлагаемого устройства происходит следу ющим образом. Результат воспроизведени  с носител  записи поступает на регистр 6 сдвига, в котором задерживаетс  на восемь тактов и преобразуетс  в параллельный код, подаваемый на ком мутатор 7. При определенных значени кода коммутатор 7 формирует уровень логической единицы на одном из его 54 выходов. После окончани  любого кодового слова детектор 8 длины кодового слова вырабатывает импульс сброса , перебрасывающий счетчик 9 в состо ние логического нул . Состо ние счетчика 9 соответствует позиции кодового слова-дл  последнего символа, поступившего на детектор 8 длины кодового слова. Дешифратор 10 идентиАицирует номер позиции кодового слова дл  первого символа кодовой последовательности, содержащейс  в регистре. 6 сдвига, и воздействует через второй, третий, четвертый , п тый и шестой элементы ИЛИ 1115 на первый, второй, третий, четвертый , п тьй, шестой, седьмой, восьмой , дев тый и дес тый элементы И 4, 5, 19, 20,21, 22, 23, 24, 25 и 26, которые в соответствии с состо нием коммутатора 7 формируют сигналы , поступающие на триггер 1. Если момент поступлени  на коммутатор определенного значени  кода совпадает с моментом по влени  на дешифраторе 10 сигнала, соответствующего запрещенной позиции этого значени , то триггер 1 вырабатывает сигнал, характеризующий сбой синхронизма декодировани .

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ СБОЯ СИНХРОНИЗМА ДЕКОДИРОВАНИЯ ПРИ ВОСПРОИЗВЕДЕНИИ С НОСИТЕЛЯ ЗАПИСИ, содержащее триггер, подключенный выходом к выходной шине и подсоединенный информационным входом к выходу первого из элементов ИЛИ, соединенного первым и вторым входами с выходами соответственно первого и второго элементов И, входную шину информации, входную шину синхроимпульсов и входную шину импульсов сброса, отличающееся тем, что, с целью повышения достоверности обнаружения сбоя, в него введены регистр сдвига, подсоединенный информационным входом, синхронизирующим входом и входом установки логического нуля соответственно к входной шине. информации, к входной шине синхроимпульсов и к входной шине импульсов сброса, коммутатор, выходы которого подключены к первым входам элементов И, детектор длины кодового слова, счетчик и дешифратор, причем входная шина импульсов сброса подключена к входу установки логического нуля триггера, подсоединенного синхронизирующим входом к входной шине синхроимпульсов, соединен- ной с синхронизирующим входом счетчика и с первым входом детектора длины кодового слова, который подсоединен вторым входом к одному из выходов регистра сдвига, соединенных с входами коммутатора, и подключен выходом к входу установки логического нуля счетчика, соединенного выходами с входами дешифратора, первый выход которого подключен к вторым входам первого и второго элементов И и к первым входам второго и третьего элементов ИЛИ, второй и третий выходы дешифратора подсоединены соответственно к первому входу четвертого элемента ИЛИ и к второму входу третьего элемента ИЛИ, четвертый и пятый выходы дешифратора соединены соответственно с вторым входом четвертого элемента ИЛИ и, с первым входом пятого элемента ИЛИ, шестой выход дешифратора подключен к третьему входу четвертого элемента ИЛИ, седьмой выход дешифратора подсоединен к первому входу шестого элемента ИЛИ и к второму входу третьего элемента И, соединенного выходом с третьим входом первого элемента ИЛИ, восьмой выход дешифратора подключен к второму входу шестого элемента ИЛИ и к второму входу второго элемента ИЛИ, соединенного выходом с вторым входом четвертого элемента И, выход которого подсоединен к четвертому входу первого элемента ИЛИ, выход третьего элемента ИЛИ соединен с вторым входом пятого элемента И, подключенного выходом к пятому входу первого элемента ИЛИ, выход четвертого элемента ИЛИ подсоединен к второму входу шестого

   SU „„ 1190415 >

   элемента И, соединенного выходом с шестым входом первого элемента ИЛИ, выход пятого элемента ИЛИ подключен к третьему входу третьего элемента ИЛИ и к вторым входам седьмого, восьмого и девятого элементов И, соединенных выходами соответственно с седьмым, восьмым и девятым входами первого элемента ИЛИ, а выход шесто го элемента ИЛИ подсоединен к второ· му входу пятого элемента ИЛИ, к чет вертому входу четвертого элемента ИЛИ и к второму входу десятого элемента И, соединенного выходом с десятым входом первого элемента ИЛИ.